搜索【hdl】的结果

Allegro Design Entry HDL.pdf

Cadence

2021-04-23 09:03:29 35KB Cadence

1

用verilog 写的与ADC121S101通过SPI通信的程序

用verilog 写的与ADC121S101通过SPI通信的程序 ,希望对有写ADC SPI的朋友有帮助

2021-04-20 19:42:42 2KB verilog HDL ADC SPI

1

Verilog HDL硬件描述语言

Verilog HDL硬件描述语言.pdf

2021-04-20 14:03:47 1.11MB verilog 嵌入式 fpga

1

AES_MD5_SHA3_SHA256_FPGA_HDL语言实现.zip

AES_MD5_SHA3_SHA256_密码算法 Verilog 或VHDL语言实现适用于FPGA开发

2021-04-20 09:42:50 5.75MB AES MD5 SHA256 SHA3

1

基于Verilog的4位全加器工程（包含整个QuartusII工程）

这个是在QuartusII 平台上用VerilogHDL语言写的四位全加器工程，用的是原理图输入方式。其中包含三个文件夹对应的三个工程分别为一位半加器、一位全加器、四位全加器；从底向上的编程思想，先建立一位半加器工程-接下来是一位全加器-最后4位全加器--三个工程皆可独立运行。芯片选的是用的Cyclone II：EP2C35F484I8芯片。其中双击.qpf文件可直接打开此工程；双击.v文件可打开此程序源码；双击.vwf可打开此工程的仿真文件，可以直接仿真结果。有疑问可随时私聊我解答。

2021-04-19 20:21:58 1.20MB Quartus II Verilog HDL

1

反馈清零以及反馈置数计数器（内含Verilog HDL代码及文档）

任意模值计数器包含反馈清零计数器以及反馈置数计数器等，本文档给出了反馈清零计数器和反馈置数计数器的verilog设计代码以及文档描述，仿真等

2021-04-19 16:20:30 271KB 计数器

1

matlab开发-Xlinxzynqplatform的HDL机架支持包

matlab开发-Xlinxzynqplatform的HDL机架支持包。为Zynq-7000 SOC的FPGA部分生成代码。

2021-04-19 16:15:39 15KB 报告生成

1

verilog+hdl教程135例代码(附pfd)

经典的verilog代码王金明：《Verilog HDL程序设计教程》程序例子，带说明，代码程序完整分类。

2021-04-18 21:59:41 194KB verilog hdl

1

经典的verilog键盘扫描消抖

当三个独立按键的某一个被按下后，相应的LED被点亮；再次按下后，LED熄灭，按键控制LED亮灭

2021-04-16 15:52:09 38KB verilog hdl debounce

1

（1）第一章 Verilog HDL数字集成电路设计方法概述.docx

2021-04-15 21:02:27 14KB 数字电路

1

个人信息

热门下载

最新下载

其他资源