CY7C68013和FPGA通信 SLAVE FIFO方式
2023-03-16 16:36:13 2.05MB USB
1
介绍了OFDM信号的优点,并分析了其实现原理,提出一种OFDM高性能数字调制器的FPGA实现方案;采用自顶向下的设计思想,将系统分成FIR滤波器、数控振荡器、移相器、乘法电路和加法电路等5大模块,重点论述了FIR滤波器、数控振荡器的实现,用原理图输入、VHDL语言设计和调用FIR IP核相结合的多种设计方法,分别实现了各模块的具体设计,并给出了其在QuartusII环境下的仿真结果。结果表明,基于FPGA的OFDM调制器,设计简单,便于修改和调试,性能稳定。
2023-03-16 13:35:33 1.25MB OFDM; FPGA; FIR滤波器; 数控振荡器
1
FPGA设计曼彻斯特编解码Verilog源代码 module md (rst,clk16x,mdi,rdn,dout,data_ready) ; input rst ; input clk16x ; input mdi ; input rdn ; output [7:0] dout ; output data_ready ; reg clk1x_enable ; reg mdi1 ; reg mdi2 ; reg [7:0] dout ; reg [3:0] no_bits_rcvd ; reg [3:0] clkdiv ; reg data_ready ; wire clk1x ; reg nrz ; wire sample ; reg [7:0] rsr ; // Generate 2 FF register to accept serial Manchester data in always @(posedge clk16x or posedge rst) begin if (rst) begin mdi1 <= 1'b0 ; mdi2 <= 1'b0 ; end el
Vivado调用DDS IP核实现扫频信号
2023-03-15 20:57:49 18.14MB FPGA DDS
1
fpga实验内容持续更新。。。
2023-03-15 20:18:35 236KB fpga开发
1
开发环境是vivado2017.2,硬件描述语言是Verilog。这个文件包含了如何配置FMC150的代码。
2023-03-15 15:56:41 81.45MB Verilog FMC150 FPGA
1
某天,我用ISE自带的编辑器对它进行打开,发现里面的中文都是乱码。为了解决这个问题,折腾了一段时间。现在来看看是如何解决乱码问题的。
2023-03-15 10:39:16 362KB FPGA 中文乱码 经验分享 文章
1
野火开发板fpga学习资料
2023-03-15 10:29:15 210.1MB fpga
1
特权同学深入浅出玩转FPGA,光盘资料,随光盘资料带项目实例
2023-03-14 20:35:19 61.57MB FPGA
1