4.2 搭建硬件系统 Step1:创建一个新的 vivado 工程，命令为 System. Step2:将第一章生成的 tcl 文件复制到当前文件目录中来，并在 tcl 控制台中输入如下指令（注意 tcl 文件路径根据自 身情况进行调整）： Step3:点击添加 IP 图标 ，输入关键字 XADC,双击将其添加到 BD 文件中来。 Step4：单击 Run Connection Automation，在弹出来的新窗口中直接单击 OK 。 Step5：双击 MIG IP 图标，一直单击 Next,直至跳转到 FPGA Option，然后在下图圈出部分禁止 XADC 访问 DDR 选 项（这一步至关重要，不然会报错！），之后根据提示完成配置的修改即可。

内容概要：本文档详细介绍了基于Xilinx Kintex-7 FPGA的MicroBlaze处理器系统的参考设计及其在仿真和硬件环境中的实现方法。该系统包括主内存、RS232等常用外设，通过IP Integrator进行集成。文档提供了设置仿真环境的具体步骤，包括编译库、修改测试平台脚本、执行仿真等。此外，还描述了如何在硬件上运行设计，包括连接硬件、配置终端程序、下载比特流和软件应用。文档提供了两个示例应用程序：hello_uart用于测试UART功能，hello_mem用于测试DDR3内存控制器的功能。 适合人群：具备一定FPGA开发基础，特别是熟悉Xilinx工具链（如Vivado、SDK）的研发人员。 使用场景及目标：①学习如何使用IP Integrator构建和验证MicroBlaze处理器系统；②掌握在仿真环境中测试和调试MicroBlaze系统的方法；③了解如何将设计部署到实际硬件（如KC705评估板）并运行软件应用。 其他说明：文档提供了详细的步骤和命令行指令，帮助用户从头开始搭建和测试MicroBlaze处理器系统。建议读者按照文档中的指导逐步操作，并结合提供的示例项目进行实践。此外，文档还附有参考资料链接，便于进一步深入学习。

标题"IIC_RX.rar"指的是一个与IIC（Inter-Integrated Circuit）通信协议相关的项目，主要关注接收端的实现。在微控制器或FPGA（Field-Programmable Gate Array）领域，MicroBlaze是一种软核处理器，它可以在Xilinx的Vivado设计套件中进行配置和集成。Vivado是一款强大的工具，用于开发基于Xilinx FPGA和SoC（System on Chip）的设计。 描述提到"实现microblaze slave中断接收"，这意味着项目的目标是构建一个MicroBlaze系统，该系统作为一个IIC总线上的从设备，能够响应主设备发起的中断请求。IIC协议允许设备之间通过两根线（SCL时钟线和SDA数据线）进行双向通信。在这个实现中，MicroBlaze被配置为只能接收数据，不能发送，因为描述中提到"master不能读取，因为没做读取的程序"。这意味着代码或硬件配置仅支持中断触发的数据接收，不支持主动向主设备回送数据。 在IIC通信中，中断功能对于实时系统尤为重要，因为它允许从设备在有新数据或特定事件发生时通知主设备。在这个案例中，可能的用途是，例如，一个传感器节点将数据传输到主控制器，但只有在数据准备好时才通知主控制器，节省了总线带宽和功耗。 "最大接收25个字节"这一限制意味着从设备设计了一个接收缓冲区，最多能容纳25个字节的数据。这是常见的做法，因为IIC通信通常需要一次性传输的数据量不大，而且固定大小的缓冲区可以简化处理逻辑。 为了实现这个功能，设计者可能需要编写MicroBlaze的中断处理程序，这部分程序会在中断触发时运行，处理接收到的数据，并可能更新一些状态寄存器或者将数据存储到内存中。此外，还需要在Vivado中配置硬件描述语言（如Verilog或VHDL）的IIC接口，以实现从设备的中断逻辑。这包括正确设置IIC总线的信号，如START、STOP、ACK和NACK，以及配置中断引脚的连接。 压缩包中的"IIC_RX"可能是实现这个功能的相关源代码、配置文件或文档。可能包含的内容有： 1. VHDL或Verilog源代码：实现IIC从设备接口的硬件描述。 2. MicroBlaze中断控制器的配置文件：定义中断服务例程和中断向量表。 3. C或C++应用程序代码：处理中断事件并管理接收缓冲区。 4. Vivado工程文件：包含了整个设计的配置和约束。 5. 测试平台或测试用例：用于验证IIC从设备中断接收功能的正确性。 这个项目展示了如何利用MicroBlaze处理器和Vivado工具来实现一个定制的IIC从设备，该设备具有中断驱动的接收能力，适用于有限数据传输场景。设计者需要深入理解IIC协议、MicroBlaze架构以及Vivado的使用，以确保项目的成功实现。

相关文章： MicroBlaze系列教程（10）：AXI_HWICAP的使用 https://blog.csdn.net/whik1194/article/details/131503202

此工程是在XILINX的K7325T上实现的使用串口升级BIT的代码，代码中在K7内建Micorblaze平台，通过串口接收上位机发送的bit流。更新FPGA的程序。使用需要注意自己所使用的硬件平台的FLASH芯片，自己理解代码。

结合实际项目的开发经验，详细讲解了基于Xilinx Microblaze软核开发的整个流程，包括硬件平台搭建、软件平台开发、嵌入式操作系统的加载以及用非易失性存储设备对FPGA进行上电配置等内容。利用FPGA软核进行嵌入式系统开发，将得到越来越多的关注和应用。

Xilinx公司的MicroBlaze 32位软处理器核是支持CoreConnect总线的标准外设集合。MicroBlaze处理器运行在150MHz时钟下，可提供125 D-MIPS的性能，非常适合设计针对网络、电信、数据通信和消费市场的复杂嵌入式系统。 1 MicroBlaze的体系结构       MicroBlaze 是基于Xilinx公司FPGA的微处理器IP核，和其它外设IP核一起，可以完成可编程系统芯片（SOPC）的设计。MicroBlaze 处理器采用RISC架构和哈佛结构的32位指令和数据总线，可以全速执行存储在片上存储器和外部存储器中的程序，并和其它外设IP核一起，可

vivado2018.3关于microblaze程序不能嵌入到bit文件里的补丁，补丁下载解压后，直接复制到vivao相应的安装目录下

基于Xilinx ISE的AXI CAN使用示例，介绍AXI CAN硬件配置，软核驱动库函数，波特率和过滤器设置，收发数据等。 https://blog.csdn.net/whik1194/article/details/129392466

MicroBlaze嵌入式软核是一个被Xilinx公司优化过的可以嵌入在FPGA中的RISC处理器软核，具有运行速度快、占用资源少、可配置性强等优点，广泛应用于通信、军事、高端消费市场等领域。本指导手册旨在指导在FPGA工程中配置microblaze软核并生成mcs文件烧录到FPGA中成功固化运行。