该资源为ddr3数据读写代码工程，由vivado2018.2编写。低版本的软件请参考附带的教程，自行配置ip核。开发板为ax7035，芯片为xc7a35tfgg484，ddr3芯片为16bit位宽，直接上板使用，其他芯片需更改相关输入输出管脚。module文件代码量少，适合初学者了解ddr3的读写操作。

用FPGA实现16位矩阵键盘键值在数码管的显示，按下按键时对应的键值会显示在数码管上。包含了所需要的所有源代码。

基于FPGA-VERILOG语言的DS18B20温度检测，电脑串口可控制：开关数码管、开关温度转换、设置温度报警范围、开关温度报警、上传当前测量的温度值（转换前与转换后），另外不用串口控制也可以用六位数码管直接显示当前温度值

1.设计用于竞赛抢答的四人抢答器。 （1）有多路抢答，抢答台数为4； （2）抢答开始后20秒倒计时，20秒倒计时后无人抢答显示超时，发出报警信号； （3）能显示超前抢答台号并显示犯规警报。 2.系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声响起，直至该路按键松开，显示该路抢答台号。 3.用Verilog HDL语言设计符合上述功能要求的四人抢答器，并用层次化设计方法设计该电路。

FPGA的设计实例合集，包括Verilog和VHDL，另外还包括一些文档资料，主要是一些原理结构和编码风格之类的，很实用.

使用verilog实现基于FPGA的串口收发模块，可在模块内部更改波特率，收发通道独立

基于FPGA的RS232串口通信程序，Verilog程序带FIFO，带testbench程序。

用verilog开发，使用黑金开发平台，芯片是altera cyclone ii 的EP2C8Q208C8，可以实现三角波，方波，正弦波的任意频率发生，也实现了键盘控制以及串口通信，但上位机未设计，硬件验证可行。

FPGA Verilog 串口收发+流水灯程序，能够实现FPGA串口收发、自收自发、收到什么发什么的功能，调试的时候通过电脑端串口助手发送数据，FPGA可以接收并且转发到电脑端。本程序以最简单原始的方式实现串口通信，程序简洁粗暴，工作状态很稳定，误码率为0。同时集成了流水灯模块，串口空闲的时候，LED动态流水，串口工作的时候，LED闪烁。打包的是整个FPGA Quartus II 工程，仿真脚本已经写好了，程序注释很到位，逻辑清晰明了，非常适合初学者用来作为第一个HelloWorld程序学习，希望能够帮助更多的FPGA爱好者进去FPGA神奇的天地。 Pang 敬上。 2018.11

FPGA Verilog硬件实现的LDPC编码解码， 资源中附带Verilog源代码以及附带MATLAB仿真源程序，欢迎下载， 谢谢使用~~~