完整的AES128代码,简单易懂,模块分类,不懂可以详细咨询作者
2019-12-21 20:53:01 119.72MB aes fpga verilog vhdl
1
该程序是基于FPGA verilog HDL设计的一个流水呼吸灯的设计(4个LED实现流水和呼吸的效果),适合初学者学习,博客: https://blog.csdn.net/qq_40261818/article/details/81360202
2019-12-21 20:52:08 1KB FPGA verilog 流水灯 呼吸灯
1
本设计是采用EDA技术设计的一种8B /10B 编解码电路,实现了在高速的串行数据传输中的直流平衡。利用verilog HDL 逻辑设计语言,经过modelsim、quartus II的仿真和下载验证,实现其编码和解码的功能。 该编解码电路设计大体上可以由五个模块构成,分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。 采用Verilog HDL 描述、modelsim 10.2a 进行功能仿真、Quartus II 13.1 进行FPGA逻辑综合和适配下载,最后在Alter 公司的Cyclone IV E 的芯片EP4CE6F17C8 上实现并完成测试。 资源包中附有quartusII 的项目文件和代码,直接打开即可使用。
2019-12-21 20:52:04 3.88MB FPGA Verilog HDL 8b10b
1
设计一个基于开发板的通信系统,要求在给定的开发板DE10-Lite上,完成以下任务: 1) 完成数模转换、四进制调制解调(fsk); 2) 载波是正弦波,频率硬件可调。
2019-12-21 20:50:44 9.81MB fpga verilog fsk 调制解调
1
基于Verilog语言的HDMI控制模块,实现HDMI的时序控制,可以直接作为子模块调用
2019-12-21 20:48:35 54.08MB FPGA VERILOG HDMI
1
本程序时利用verilog硬件描述语言开发FPGA。设计使用按键作为输入控制,在VGA显示器上实现贪吃蛇游戏,包含控制VGA显示器显示图片。
2019-12-21 20:47:45 13.6MB FPGA Verilog 贪吃蛇游戏
1
基于Verilog语言(Basys2板)实现的蓝牙通信 红外寻迹与避障的智能控制小车
2019-12-21 20:47:29 1.99MB 蓝牙寻迹避障
1
使用Verilog编程实现FPGA生成三角波,可以用作PWM信号的载波信号,开发工具是quartus II 11
2019-12-21 20:45:06 5.21MB FPGA Verilog 生成三角波 PWM载波信号
1
使用verilog编写的IS61LV25616AL的SRAM读写程序,程序在XSC3S400开发板上测试过,可以完成读写工作,另外附带IS61LV25616AL的数据手册
2019-12-21 20:44:47 57KB FPGA verilog
1
基于Verilog语言 ,用 FPGA设计实现一种QPSK调制系统,生成一个5级m序列作为输入信号进行测试,为输入信号进行测试,并在Chipscope中观察各信号波形,分析该系统的正确性。
2019-12-21 20:43:10 343KB QPSK FPGA Verilog 数字电路
1