32位超前进位快速加法器
经过Isim仿真测试正确的32位超前加法器
编写语言Verilog-HDL
基于zhaohongliang代码
修改了其中部分有问题的模块
2019-12-21 21:14:38
4KB
1
完美的数据结构大作业之选。C语言+链表 实现。不用提前知道多项式项数，可以自动排序，可以合并同类项，可以进行加法、乘法运算。VS环境可运行，其他编程软件找到cpp复制粘贴即可
2019-12-21 21:11:46
15.37MB
1
Verilog实现4位带符号加法器，带有上益出和下溢出标志位，内含TestBench代码，可直接使用。代码简单修改即可宽展至任意位数的加法器。
2019-12-21 21:11:09
891KB
1
在模拟量采集时有时需要进行隔离，本仿真通过运用运算放大器和光耦实现了信号隔离的同时采集模拟量信号并且采用加法电路能够实现同时采集正负模拟量，方便实用有效。
2019-12-21 21:02:46
343KB
1
本人设计的用Multisim10实现的基于74LS181的8位加法器电路设计，能实现加减并带有溢出指示，希望能帮到需要的同志。
2019-12-21 21:02:38
226KB
1
利用双向循环链表实现长整数的存储，每个结点含一个整形变量。任何整形变量的范围是 -(2^15 - 1)~ (2^15 - 1)。输入和输出形式：按中国对于长整数的表示习惯，每四位一组，组间用逗号隔开。
这是我用java写的，使用了双向循环链表，编译环境是myeclipse 8.0，可以运行，有人机交互界面，其中包含源代码，rar文件，还有报告。希望大家多多批评，提出建议，互相学习。
2019-12-21 20:59:07
199KB
1
本案例实现了一下功能
1)首先判定多项式是否稀疏
2)分别采用顺序和动态存储结构实现；
3)结果M(x)中无重复阶项和无零系数项；
4)要求输出结果的升幂和降幂两种排列情况
2019-12-21 20:44:27
2.18MB
1