本实训项目将帮助学生掌握 CPU 控制器设计的基本原理，能利用硬布线控制器的设计原理在 Logisim 平台中设计实现支持五条指令的 MIPS 单周期 CPU，该处理器能运行简单的内存冒泡排序程序。能利用硬布线控制器以及微程序控制器的原理设计实现 MIPS 多周期 CPU。 第1关：单周期MIPS CPU设计.txt 第2关：微程序地址转移逻辑设计.txt 第3关：MIPS微程序CPU设计.txt 第4关：硬布线控制器状态机设计.txt 第5关：多周期MIPS硬布线控制器CPU设计（排序程序）.txt 存储器第七关.txt HUST1.txt 以下内容因还在构建中，还请谅解…… 第6关：单周期CPU单级中断机制设计(构建中) 第7关：单周期CPU多级中断机制设计---硬件堆栈(构建中) 第8关：单周期CPU多级中断机制设计---内存堆栈(构建中)

用该汇编器执行Mips指令，同时带有反汇编功能，将机器指令转换回mips指令

＃MIPS_CPU_2015用Verilog HDL编写的THUEE2015 MIPS CPU

Project4 VerilogHDL完成单周期处理器开发 北航实验 vivado环境开发 亲测能用 带详细的注释、mips指令集、mars汇编器。

MIPS指令集 MIPS指令集 MIPS指令集 MIPS指令集MIPS指令集

[摘要] 本实验利用SystemC作为开发工具，Visual Stdio 2005作为开发平台，设计实现了一个5周期流水线的MIPS CPU,使其能够执行一些基本的MIPS指令（加法，位移，条件跳转和绝对跳转）,利用 Forwarding技术消除了 采用 MIPS 设计架构所带了的Hazard。并且配套设计了一个四路组关联的Cache。

资源为流水线MIPS的verilog代码，如有需要请下载，谢谢大家。

文档时mips处理器在redboot上启动linux的过程代码分析，配有图示，希望能对大家有所帮助。

本书介绍了MIPS中的汇编语言编程。 它涵盖了基本的操作员和指令，子程序调用，加载和存储内存，程序控制以及汇编语言程序到机器代码的转换。

内容索引:VC/C++源码,其它分类,流水线,寄存器　　基于VC++的MIPS五级整数流水线模拟系统，附有设计文档与源代码，程序主要设计目的如下： 　　1)以交互输入方式或从文件读入方式，输入一段MIPS汇编程序，选择执行模式，算出执行流水线状态图，显示各寄存器或某一存储单元的值（16进制或10进制值），各条指令的执行次数、频度，以及程序执行所用总的时钟周期数。提供界面交互设置或修改寄存器、存储单元的值，能够对寄存器、存储单元和执行统计结果进行清零操作，包括加减法测试，乘除测试，两种执行模式测试以及四种转移模式测试等。