头歌实践教学平台 MIPS CPU设计(HUST)

上传者: 46275580 | 上传时间: 2023-06-11 00:13:33 | 文件大小: 644KB | 文件类型: ZIP
本实训项目将帮助学生掌握 CPU 控制器设计的基本原理,能利用硬布线控制器的设计原理在 Logisim 平台中设计实现支持五条指令的 MIPS 单周期 CPU,该处理器能运行简单的内存冒泡排序程序。能利用硬布线控制器以及微程序控制器的原理设计实现 MIPS 多周期 CPU。 第1关:单周期MIPS CPU设计.txt 第2关:微程序地址转移逻辑设计.txt 第3关:MIPS微程序CPU设计.txt 第4关:硬布线控制器状态机设计.txt 第5关:多周期MIPS硬布线控制器CPU设计(排序程序).txt 存储器第七关.txt HUST1.txt 以下内容因还在构建中,还请谅解…… 第6关:单周期CPU单级中断机制设计(构建中) 第7关:单周期CPU多级中断机制设计---硬件堆栈(构建中) 第8关:单周期CPU多级中断机制设计---内存堆栈(构建中)

文件下载

资源详情

[{"title":"( 7 个子文件 644KB ) 头歌实践教学平台 MIPS CPU设计(HUST)","children":[{"title":"实验3 MIPS CPU设计(HUST)","children":[{"title":"第1关:单周期MIPS CPU设计.txt <span style='color:#111;'> 347.66KB </span>","children":null,"spread":false},{"title":"存储器第七关.txt <span style='color:#111;'> 1.20MB </span>","children":null,"spread":false},{"title":"第4关:硬布线控制器状态机设计.txt <span style='color:#111;'> 347.66KB </span>","children":null,"spread":false},{"title":"第3关:MIPS微程序CPU设计.txt <span style='color:#111;'> 347.66KB </span>","children":null,"spread":false},{"title":"第5关:多周期MIPS硬布线控制器CPU设计(排序程序).txt <span style='color:#111;'> 270.82KB </span>","children":null,"spread":false},{"title":"HUST1.txt <span style='color:#111;'> 1.13MB </span>","children":null,"spread":false},{"title":"第2关:微程序地址转移逻辑设计.txt <span style='color:#111;'> 347.66KB </span>","children":null,"spread":false}],"spread":true}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明