使用赛灵思zynq7000系列FPGA实现串口收发,使用串口接收做为触发,收到一个字节数据发送一百字节数据,硬件调试通过。
2021-08-05 22:04:01 928KB FPGA 串口通信 多字节发送
1
里面包含了doc,src,pro,sim等文件夹,包含了详细设计文档,仿真用例设计、测试用例设计,以及工程文件,源代码,仿真代码,脚本文件,非常详细,每一步都有详细说明,代码注释也很到位
2021-08-03 19:15:18 19.76MB uart,FPGA
1
刚开始学习串口通信及SRAM时写的程序,可能有少许错误,但基本功能可以完成 功能:通过串口通信从上位机接收数据存储到SRAM中,等待发送命令也就是按键按下就 将SRAM中的所有数据一次性发送到上位机去。
2021-08-03 09:16:41 13.19MB FPGA 串口通信 RAM读写
1
关于FPGA在解析带有数据包协议的数据存储问题。FPGA先根据数据包协议接收数据并存储到RAM,在接收到完整一包数据后,将数据从RAM转移到FIFO中,后端的数据处理或者数据转发可以直接从FIFO读取。本代码模拟数据写入RAM,然后到FIFO过程。开发环境 Quartus18.1 ,开发语言 Verilog,仿真软件 Modelsim 6.6c
2021-07-28 11:06:04 6.33MB FPGA Verilog 串口数据存储 RAM
1
基于串口通信的FPGA步进电机多状态控制,verilog语言编写,串口软件使用一般的串口调试助手即可。本程序是本人作FPGA课程设计的,已经通过硬件测试。
2021-06-29 16:59:02 23KB FPGA、串口、步进电机控制
1
上传的工程是Quartus 17.1的,Verilog 代码,功能是串口不停发送1-255的数字,然后把串口接收到的数据打印。同时LED1上电后开始1s频率呼吸,当收到“aa”时LED2开始1s频率呼吸,收到“bb”时LED2熄灭。0积分分享给大家,本人初学者一枚。
2021-05-26 09:35:57 22.73MB FPGA Verilog
1
此为FPGA串口8转32位收发数据,笔者亲测可用,接收与发送数据都进行了32位的转化,希望可以帮助到有需要的朋友们
2021-05-21 08:48:22 879KB verilog xilinx fpga
1
DSP和FPGA之间串口通信研究 使用MCBSP
2021-05-08 16:28:04 386KB DSP FPGA 串口通信
1
本代码使用vivado2018.3开发,在artix-7系列的FPGA平台上实现了波特率为9600的串口自发自收,已下载到开发板上验证,真实可用。保留了接口,方便接入其他模块调试。
2021-04-26 09:46:16 6.71MB FPGA Verilog vivado 串口
1
FPGA串口通信,波特率115200,无校验位,FPGA一直发送数据。
2021-04-26 09:42:30 9.8MB FPGA 串口通信
1