一种高效的jpeg解码源代码，里面包含各种整形，快速整形，浮点型DCT算法，适合图像算法研究开发

PUCCH MATLAB decoder codes.

介绍了智能聊天机器人的分类 和研究背景 ， 对国内外 研究 现状进行比较，对生成和检索两种主流的实现技术进行优缺点分析，并 分别列举 了几项使用该技。 术手段实现的聊天机器人。 然后 ，介绍了 目前 较为常用的生成 型聊天机器人 的 模型， 以及评估方法， 其中 ， 对 作为 很多模型基础 的Encoder-decoder 模型做了详细介绍和分析， 以及 在 此 基础上完成的 几个优化模型系统

我们使用 BCJR turbo 解码器模拟按位 MAP 解码。 编码器是速率为 1/2 的并行级联卷积码。

主要介绍了python中报错"json.decoder.JSONDecodeError: Expecting value:"的解决方法 ,需要的朋友可以参考下

ADPCM encoder and decoder.zip，这是一份不错的文件

HCA Decoder 1.16 将psp awb 转换后的HCA转为WAV

AVS+解码器优化升级，支持windows, linux, 支持64位系统，单核单线程10Mbps以上的1080P解码时间平均低于20ms每帧，即50fps。支持android等移动系统。

Verilog / FPGA高效的Viterbi解码算法。 概述 维特比算法作为卷积码的最大似然（ML）解码技术而闻名。 （n，k，m）维特比解码器中的路径存储单元负责跟踪与由路径度量单元指定的尚存路径相关联的信息位。 维特比解码器和二进制卷积码由三元组（n，k，m）表示，其中： 每当接收到k个输入位时，就会生成n个输出位。 k是输入序列的数量（因此，编码器由k个移位寄存器组成）。 m表示必须存储在编码器中的先前k位输入块的数量。 格子图 格状图通常用于可视化维特比算法如何做出最大似然（ML）解码决策。 带有最终ML路径的示例网格如下所示 新颖的路径内存节省技术 Viterbi解码器通常基于FPGA / ASIC，因此在路径存储器的大小上具有上限。 提出了一种用于节省路径存储器的新颖方法，用于维特比解码器。 成功开发了许多使用该路径存储器的回溯式维特比解码器。这表明，使用这种高效存储

IonCube v8.3 Decoder