Vetrbi decoder VHDL code
2022-09-23 13:01:09 381KB the_code viterbi
Robot_localization_HMM 目的是将隐马尔可夫模型应用于定位问题。 考虑一个具有定位任务(从可用数据推断出它在哪里)的机器人,该机器人给出了世界地图以及一系列感知和动作。 如图所示,机器人被放置在迷宫般的环境中。 该机器人配备了四个声纳传感器,可以在每个罗盘方向(NSEW)上指示是否存在障碍物(图中的外墙还是正方形)。 我们假设机器人具有正确的地图。 机器人执行动作“移动”以移动到相邻或相邻的正方形之一。 X t :状态变量,表示机器人在离散网格上的位置。 dom ( X t )= {s 1 ,...,s n }: X t的域为空正方形的集合。 NEIGHBOURS(s):相邻的空正方形的集合,并让N(s)为该集合的大小。 移动动作的过渡模型为: 假设所有正方形的分布均匀; P( X o = i)= 1 / n 。 E t :传感器变量,可以有16个可
1
Verilog / FPGA高效的Viterbi解码算法。 概述 维特比算法作为卷积码的最大似然(ML)解码技术而闻名。 (n,k,m)维特比解码器中的路径存储单元负责跟踪与由路径度量单元指定的尚存路径相关联的信息位。 维特比解码器和二进制卷积码由三元组(n,k,m)表示,其中: 每当接收到k个输入位时,就会生成n个输出位。 k是输入序列的数量(因此,编码器由k个移位寄存器组成)。 m表示必须存储在编码器中的先前k位输入块的数量。 格子图 格状图通常用于可视化维特比算法如何做出最大似然(ML)解码决策。 带有最终ML路径的示例网格如下所示 新颖的路径内存节省技术 Viterbi解码器通常基于FPGA / ASIC,因此在路径存储器的大小上具有上限。 提出了一种用于节省路径存储器的新颖方法,用于维特比解码器。 成功开发了许多使用该路径存储器的回溯式维特比解码器。这表明,使用这种高效存储
2022-04-08 10:17:51 7.6MB viterbi-algorithm fpga xilinx verilog-hdl
1
conv_codec.m: 存储所有节点(无窗法)与vitdec对比主程序 conv_codec_swd: 滑动窗(Sliding window)法与vitdec对比主程序 poly_tab.m: 蝶形网格图描述生成子程序 sub_bin_dec.m: 二进制转十进制子程序 sub_dec_bin.m: 十进制转二进制子程序 sub_dec_oct.m: 十进制转八进制子程序 sub_oct_dec.m: 八进制转十进制子程序 sub_encod.m: 编码子程序 sub_vitdec_dis.m: 基于最大距离度量的Viterbi译码子程序 sub_vitdec_dis_swd.m: 基于最大距离度量和滑动窗的Viterbi译码子程序 和本程序配套的本人博客链接为:https://blog.csdn.net/wlwdecs_dn/article/details/122687595
2022-02-18 09:03:53 302KB matlab 卷积码 viterbi algorithm
wifi-BCC编码-Viterbi译码算法Matlab实现,建议理解viterbi译码原理再下载本代码。不喜轻喷
2021-06-09 09:01:46 3KB wifi BCC viterbi algorithm
1