第4章6位超高速全并行ADc整体及版图设计
第4章6位超高速全并行ADC整体及版图设计
本章在前面对模拟和数字两部分进行研究和设计的基础上,进一步完善对6位超高速ADc整体包
括版图在内的全部设计,并给出相应版图设计与后仿真结果。
4.1电路整体设计
超高速全并行结构ADC的具体系统结构如图4.1所示。
参考电压
输入信号
参考电压
时钟信号
bl
图4-1全并行ADC系统框图
参考电压通过分压网络产生63路参考电压,将整个参考范围划分成64段,以对应64种不同编码;
前置放大器对输入信号和参考电压的差进行放大预处理;比较器对经前置放大器放大后的两路信号进行
比较,生成温度计码并被后续锁存器锁存;比较器和前置放大器之间插入平均电阻网络,以提高电路线
性度;三输入与门阵列将温度计码转换为1.oGn码,供二进制编码电路编码;最后通过输出缓冲而生成
最终6位量化编码输出。
4.2超高速ADC版图设计
4.2.1版图金属走线方面考虑的因素
在大规模、高速集成电路设计中,由于在前仿真过程中,寄生参数、走线阻抗等实际流片中带来的
影响无法得以考虑,所以前仿真的结果可信度不足,往往会出现前仿真结果很好,但后仿结果性能下降,
甚至进而直接导致电路流片之后性能更为下降的后果,所以版图设计以及后仿真就显得十分重要。‘
合理的版图设计,可以大大减小寄生参数带来的不利影响。对于规模较大的电路,比如全并行ADC,
1