采用OV7670摄像头模块(带FIFO)采集图像,QVGA(320X240)分辨率,直接在LCD上显示,所有接口以备注,可直接使用。
2019-12-21 20:47:57 8.55MB OV7670 STM32
1
操作系统课设 分页式存储管理(内含OPT,FIFO,LRU,LFU四种算法,用到了线程),用eclipse打开,我给的是创建的整个源包,打开就可以运行,这个是经过最佳改正过的
2019-12-21 20:47:55 2.57MB 操作系统课设
1
资源获取不易,通过别人的代码更改后在精英板完美运行,开机即可测试。DMA通信。这里我总结了四个步骤: 1、写SCCB协议,使得OV7670可以和单片机通信 2、初始化OV7670(主要是寄存器配置) 3、配置DMA 4、开始DMA的传输,显示 博客参考: 1、https://blog.csdn.net/sha1996118/article/details/76522387 2、http://www.cnblogs.com/aslmer/p/5965229.html 3、http://www.cnblogs.com/nyqm/p/7955630.html (SCCB通信不正确的原因:没有开启时钟复用)
2019-12-21 20:43:25 3.9MB OV7670 STM32 ARM
1
基于FPGA的RS232串口通信程序,Verilog程序带FIFO,带testbench程序。
2019-12-21 20:31:40 8KB FPGA Verilog 串口通信
1
操作系统页面置换算法中的FIFO算法,这个是用java代码实现的,纯代码,经验证是完全正确的。
2019-12-21 20:26:29 4KB 页面置换算法
1
STM32F103C8T6移植OV7670带FIFO摄像头,按照说明接好线,运行工程即可,100%成功,使用非常方便,希望能够帮助大家^_^
2019-12-21 20:25:46 58KB STM32F103 OV7670
1
altera_ug_fifo.pdf audio_dac_fifo.rar FIFO中文应用笔记.pdf FIFO基础知识.doc FPGASoPC软硬件协同设计纵横谈.pdf FPGA的VGA视频输出工程文件// freedev_vga FPGA的VGA视频输出工程文件.rar FreeDev FPGA音频开发环境和平台构建.pdf Nios系统基础上的UItra DMA数据传输模式.doc SD_Card_Audio// Audio_DAC_FIFO_altera的ip核 DE2_SD_Card_Audio sd_audio_aic23.rar SOPC中自定义FIFO接口与DMA数据传输.pdf 什么是FIFO.doc 关于fifo的一些概念其quartus II中IP的使用.doc 在NIOS-II 系统中AD 数据采集接口的设计与实现.doc 基于Avalon总线的TFT LCD 控制器的设计.doc 基于FPGA+PCI的并行计算平台实现 .doc 基于LPM的高速FIFO的设计.doc 基于NiosII的图像采集和显示的实现.doc 基于SOPC的扭振信号测量系统实现研究.doc 基于嵌入式Linux的 TFT LCD IP及驱动的设计.doc 异步FIFO的VHDL设计.doc 采用FPGA的高速数据采集系统.doc 非IP核相关FIFO设计// FIFO技术在SDH数字交叉连接芯片设计中的应用.pdf KPCI-817数据采集卡.pdf PCI-8325光电隔离型模入接口卡技术说明书.doc USB7325高速光电隔离型模入数据采集模块技术说明书.doc 一款低功耗异步FIFO的设计与实现.pdf 一种异步FIFO的设计方法.pdf 关于异步FIFO设计的探讨.pdf 利用FPGA实现异步FIFO设计.doc 基于DSP的高速数据采集与处理系统.pdf 基于FPGA异步FIFO的研究与实现.pdf 基于FPGA的异步FIFO硬件实现.pdf 基于FPGA的异步FIFO设计.pdf 基于FPGA的高速异步FIFO存储器设计.pdf 基于VerilogHDL的异步FIFO设计与实现.pdf 异步FIFO亚稳态问题.doc 异步FIFO结构.pdf 异步FIFO结构及FPGA设计.pdf 怎样对FIFO、RAM读写.doc 读写数据宽度不同的异步FIFO设计.PDF 高速异步FIFO的实现.pdf
2019-12-21 20:25:09 12.71MB Altera FIFO SOPC IP
1
开发流程http://www.cnblogs.com/noticeable/p/7255971.html
2019-12-21 20:23:50 346KB DE-SOC
1
verilog实现的带FIFO的UART模块,代码风格良好,模块化,具有较高的参考价值。
2019-12-21 20:19:45 975KB FPGA FIFO UART
1
基于VHDL的FIFO存储器设计,作为一种硬件描述语言的VHDL又有强大硬件描述功能
2019-12-21 20:18:53 268KB VHDL
1