基于Verilog语言的电子秒表设计，使用的FPGA板为Cyclone IV E:EP4CE6E22C8
2019-12-21 20:32:53
3.21MB
1
利用Multisim仿真软件研究并设计一个纯硬件构成的六位数字秒表。该秒表主要包括自行设计的时钟发生电路，以74LS160为基础的计数器，以及LED译码驱动电路，外围控制电路等，并简要说明了硬件结构。仿真结果表明，该设计思路合理，可行，运行可靠，易于实现。
2019-12-21 20:27:35
523KB
1
1.一个精度为0.1s的秒表系统。
2.有启动按钮、暂停按钮及清零按钮。
3每到一秒钟有声音提醒功能，可通过按钮打开及关闭该提醒音。
压缩包中包含proteus仿真图、hex文件和C语言源代码，代码中写有详尽的注释，一看就能懂
2019-12-21 20:25:05
23KB
1
自己写的stm32秒表程序，计数，最大计数值300s，最小计数单位0.1s，可暂停，加减。
按键功能：key1控制开始及暂停，key2控制加，key3控制减，key4选择位。
对应的io口，PA0-7接数码管，PB5-8接按键，PB12-14接3-8译码器。不要嫌5分多，我是花了时间的，几乎每个函数都有标注，只要你懂程序，绝对看的懂，你有想法可以在此基础上设置硬件，加强程序。
2019-12-21 20:23:40
3.61MB
1
课程实验 秒表的显示范围是00:00:00-59:59:99，显示精度为10ms，其拥有可控的自动报警功能（可通过蜂鸣器控制模块的clk端选择计数一小时后报时或者不报时，如想要报时则接通clk端，反之clk端断开，选择报时则计数达到一小时后蜂鸣器会响一声，否则蜂鸣器不响，）、可控的启动功能
2019-12-21 20:22:06
646KB
1
在体育比赛、时间精确测量等场合通常要求即使精确度到1%（即10ms） 甚至更高的计时装置，数字秒表是一种精确的计时仪表，可以担当此任。本课题的设计任务是设计一个以数字方式显示的计时器，即数字秒表。
2019-12-21 20:15:09
154KB
1
不仅包括普通秒表的“暂停”、“复位”功能，另外带有定时功能、报警功能、初始时间记录功能。
必须使用labview 8.2以上版本才能打开。
2019-12-21 20:11:09
197KB
1