1) 首先判定多项式是否稀疏
2) 分别采用顺序和动态存储结构实现；
3) 结果M(x)中无重复阶项和无零系数项；
要求输出结果的升幂和降幂两种排列情况
2020-01-03 11:21:43
134KB
1
32位浮点数加法器 也算是减法器 其中32位浮点数用的是IEEE 754标准表示的 根据别人的改写的 有问题欢迎大家指出 信号定义不是很完整 verilog编写的
2020-01-03 11:18:01
4KB
1
1.在图形编辑器中设计一个3位的十进制加法计数器，以xxxcnt3.gdf命名保存(‘xxx’为您的姓名拼音首字母)。器件设定为EPM7128LC84-6。要求能够从0计数到999。从999归零时产生一个高电平的报警信号。进行波形仿真，验证功能正确。分析此电路的最高计数频率。
2.修改这个计数器的归零值，使其计数到119就归零，增加异步清零功能，加法计数/减法计数控制功能。
3.在文本编辑器中使用VHDL语言设计一个D触发器,具有反向输出端。命名为xxxdff.vhd，仿真验证。
2019-12-25 11:10:27
164KB
1
在ARM平台上设计的针对任意64位数数据的加法程序，采用汇编和C混合实现，结合软中断实现。
2019-12-21 22:16:13
40KB
1
，基本要求：利用双向循环链表实现长整数的存储，每个结点含一个整形变量。任何整形变量的范围是 -(2^15 - 1)~(2^15 - 1)。输入和输出形式：按中国对于长整数的表示习惯，每四位一组，组间用逗号隔开。
2019-12-21 22:09:17
8KB
1