fpga m序列产生
2021-06-26 09:52:35 4KB fpga m序列
1
2007级数字逻辑课程设计的病房呼叫系统,bdf文件,quartus下编译通过~~~~~~~~~~~~~~~~~~~
1
1.开发板资源简介;2.使用quartus II 创建工程;3.为NIOS添加USB接口;4.编写USB固件;5.设备驱动配置与安装;6.上位机速度测试程序开发;7.读取文档传感器LM75;8.外扩IO端口实验;附录:如何打开已有的NIOS工程,NIOS II Flash programmer下载,原理图。
2021-06-24 16:31:59 7.28MB USB开发 FPGA quartus II
1
高速串行差分接口设计实例 Logiclock设计实例 面积速度互换实例 高速DDR存储器数据接口设计实例 命令行和TCL脚本设计实例 DDR , 存储器 , 工程 , 接口 , 设计计
2021-06-24 00:03:10 3.97MB quartus 设计例子 工程 代码
1
AC601核心板资料,学习自用。基于EP4CE6-10 FPGA芯片,AD文件可用Altium打开,含有AC601引脚分配表 以及AC602 SOPC嵌入式系统设计教程。
2021-06-23 21:47:42 48.21MB AC601核心板 Quartus II 嵌入式系统
1
使用quartus II联合MATLAB中的FDATOOL完成数字滤波器的设计,从参数到整个工程(Verilog代码与仿真代码)都有,在FPGA软件已配置好的情况下可以直接跑仿真。
2021-06-23 19:26:40 18.17MB FPGA 数字滤波器 MATLAB Quartus
1
基于FPGA的洗衣机控制器设计,主要通过使用VerilogHDL语言,在Quartus2上完成电路设计以及程序开发模拟。实现以洗衣机控制器为核心,加上必要的外围电路,能够对洗衣机工作状态自由控制。全部程序由控制器模块,分频模块,按键去抖模块,显示译码模块组成,顶层模块使用原理图实现,底层由Verilog HDL语句实现。核心控制器FPGA根据控制端口的信号输入,向洗衣机发出正传,反转,待机信号,并通过数码管和LED灯显示当前的工作状态以及工作时间。该洗衣机控制电路可以方便快捷的实现对洗衣机的控制和状态的显示功能,同时具有紧急暂停待机功能,保证控制的可靠性,以及洗涤循环次数报警功能,提高任务精度。
2021-06-23 12:21:50 1.29MB 洗衣机 FPGA QuartusⅡ Verilog
1
是EDA的课程设计,基于Quartus实现简单逻辑的 与 非 或非 与非等八种运算 是EDA的课程设计,基于Quartus实现简单逻辑的 与 非 或非 与非等八种运算
2021-06-22 23:46:00 4.16MB EDA Quartus
1
硬件实验实现CPU功能 报过指令写入和读取等 指令流水 时序分频 实现加减乘除移位等操作
2021-06-22 23:32:55 2.22MB CPU 硬件实验 电路 quartus
1
基于Quartus II的数字系统Verilog HDL设计实例详解_[周润景 著][电子工业出版社][2010][430页].pdf
2021-06-22 21:16:37 39.86MB Quartus II Verilog
1