用Verilog语言设计的单周期CPU，资源里包含了源代码及单周期CPU结构图，与大家分享下。
2019-12-21 21:55:36
7.1MB
1
用Verilog语言设计的流水线CPU，资源里包含了源代码及流水线CPU结构图，与大家分享下。
2019-12-21 21:55:36
9.74MB
1
实验内容（ISA2新增3条指令）
• 用硬件描述语言（Verilog）设计MIPS CPU，支持如下指令集
• ISA1 =
{ADD/ADDU/SUB/SUBU/SLL/SRL/SRA/SLLV/SRLV/SRAV/AND/OR/XOR/NOR/
SLT/SLTU/ADDI/ADDIU/ANDI/ORI/XORI/LUI/SLTI/SLTIU/LB/LBU/LH/LH
U/LW/SB/SH/SW/BEQ/BNE/BGEZ/BGTZ/BLEZ/BLTZ/J/JAL/JR/JALR} 42条
• ISA2 = {add, sub, addu, subu, addi, ori, lui, and, andi, or,
nor，slt, sltu, sll, srl, sllv, srlv, lw, sw, beq, bne, j,
jal, jr} 24条
• 用仿真软件Modelsim对有数据冒险和控制冒险的汇编程序进行仿
文件包含源代码以及实验报告。
2019-12-21 21:44:51
269KB
1
verilog编写的MIPS五级流水线，实现四十余条指令，使用512B的一级数据cache（高速缓存）。附带测试程序与说明文档。
2019-12-21 21:38:24
361KB
1
五级流水线MIPS指令集cpu设计，verilog语言，通过modelsim与ISE并下载FPGA验证（计算机组成原理）
2019-12-21 21:38:09
9.01MB
1
计算机组成原理课程实验：一个MIPS五级流水线CPU
内含全部源代码和实验文档，verilog实现，开发平台为ISE
2019-12-21 21:38:08
369KB
1
使用logisim布线完成的MIPS单周期CPU，可支持28条指令。跑马灯的代码已经装入了寄存器，可以直接开启时钟运行。
2019-12-21 21:37:48
1005KB
1
计算机组成原理实验作业，利用modelsim实现CPU流水线工作流程的模拟工作，能够支持加载指令、分支指令、跳转指令的冒险处理，希望给初学者带来一定的帮助。
2019-12-21 21:32:26
18.2MB
1