搜索【原理图PCB BOM FPGA】的结果

FPGA大量程序代码 VHDL和verilog

本人花了一年写的代码、、都可以用、、希望大家喜欢

2023-05-04 15:37:59 7.95MB 大量程序代码

1

Function_clock_generate.zip_de2 115_de2 alarm_de2-115_fpga 实时闹钟_

基于FPGA实现的实时闹钟，在DE2—115开发板上通过验证，实现报时，定时，时间调整等功能

2023-05-03 18:01:54 2KB de2_115 de2_alarm de2-115 fpga_实时闹钟

MATLAB组合FPGA实现FIR滤波器仿真测试

1、采用MATLAB设计一个FIR的低通滤波器。滤波器采样频率为fs=8MHz,过渡带fc=[1MHz 2Mhz]，通带衰减小于1dB，阻带衰减大于40dB，滤波器系数量化位数为12比特。 2、FPGA根据MATLAB生成的FIR滤波器系数，调用FIR II 核并实现相关仿真。

2023-05-01 16:19:14 9.55MB matlab fpga FIR 滤波器

1

计算机组成原理课程设计-基于EDA和FPGA技术的8位模型计算机的设计与实现北京科技大学

2023-04-26 23:18:17 3.37MB 计算

1

de1-soc的vip demo设计

可以作为DE1-SOC的参考设计，也可以将其作为自己设计的原始设计。整体加入的功能比较完善。

2023-04-26 21:33:39 175.56MB FPGA DE1-SOC

1

PL的数据批量发送至PS端DDR，再通过串口发送至上位机

基于zynq_7000设计的PL侧产生数据通过DMA发送至PS的DDR中，再通过串口发送至上位机中。经过验证之后无数据丢失。

2023-04-24 21:43:05 54.99MB fpga zynq_7000

1

基于FPGA的硬件电子琴设计.pdf

利用外部按键控制蜂鸣器发出不同的声音。可以学习按键消抖以及蜂鸣器的驱动方式

2023-04-23 22:19:24 621KB 蜂鸣器 FPGA

1

verilog_ecc_gen

使用verilog语言完成8位数据流的ECC生成表使用verilog语言完成16位数据流的ECC生成表

2023-04-23 20:16:36 797B FPGA ECC

1

de2开发板vga显示verilog代码

这是基于Altera 公司DE2开发板的所写的VGA显示代码，可以设置显示区域，和颜色，代码简单，移动，采用verilog语言

2023-04-22 22:39:44 2KB fpga verilog vga

1

基于verilog编程实现的2048点FFT实现不使用IP核，

2023-04-22 21:30:11 65KB tcp/ip 综合资源 fpga开发 网络协议