UART控制器的vhdl和verilog源码
2022-11-07 20:17:59 145KB UART vhdl verilog
1
基于verilog的有符号除法,位宽可自定义,相较于官方提供的IP核,具有低时延、高效率、资源占用低的优势
2022-11-06 23:17:15 3KB Verilog 有符号除法 低时延
1
this Document is inclued a High Design Document for Verilog HDL and Source Code.
2022-11-06 21:49:50 19.08MB Verilog HDL 源码
1
位图到数组 一个采用位图 RGB565 并将其转换为 Verilog 中的数组以用于 tft 显示的 C++ 程序 仅支持 RGB565 bmp 文件, 这是因为开发的tft显示器只支持RGB565 这个程序是在 Visual Studios 中开发的,但应该可以使用 gcc 编译就好了。 How to use: 1) First find the image you want to use and export as a .bmp file with RGB565 compression. We recommend using GIMP as it provides the necessary options and is free to use. 2) Now run the executable, works best
2022-11-06 20:52:58 3.1MB Verilog
1
基于FPGA的频率测量,能测量方波信号的频率、占空比、相位差。范围100mHz~200MHz,精度0.0001Hz
2022-11-06 19:32:19 12.91MB verilog 占空比 频率测量 频率计
1
浮点数 乘法器带绝对值运算 verilog语言编写 可直接调用
1
Verilog Hardware Discription Language(5th) 硬件描述语言第五版全
2022-11-06 10:38:01 7.5MB verilog 5th 硬件
1
Verilog FIFO的开发资料大全 重读《异步FIFO结构》 Simulation and Synthesis Techniques for Asynchronous FIFO Design Simulation and Synthesis Techniques for Asynchronous FIFO Design with Asynchronous Pointer Comparisons 格雷码和二进制码之间的转换
2022-11-06 08:43:16 2.22MB Verilog FIFO
1