内容：二阶数字锁相环的FPGA实现工程文件
仿真平台：Vivado 2018.3
各模块：数字鉴相器（乘法器+低通滤波器），环路滤波器，压控振荡器
主要使用IP核：Multiplier，FIR Compiler，dds_compiler
注：仿真时，testbench文件中，输入数据文件目录：$readmemb("D:/FPGA_Project/04_FSK_System/PllTwoOrder/din.txt", memory);
改成自己电脑对应文本文件的目录
2023-12-13 21:25:59
23.24MB
1
FPGA高级设计，讲解FPGa设计的高级技术，非常实用。清晰版
(Senior FPGA design, FPGA design on high-level technology, very useful. Clear version)
2023-12-11 13:58:41
6.82MB
1
// 2023.3 AD7768-4 FPGA输出四通道数据 verilog
//输入DCLK,DRDY,DOUT0~3,共6个引脚
//输出data0~data4，4个通道的数据，已转化为毫伏值，根据自己需要进行修改
//输出速率可修改，也与DCLK有关
//已通过验证，可自行仿真，或直接运行
//不提供TB文件，需要可联系作者提供
verilog 正点原子 开拓者 EP4CE10 Quartus
2023-12-07 21:00:54
3KB
1
XILINX SPARTAN6 FPGA 双通道的12bit ADC ad9226输入测试程序VERILOG逻辑例程源码 ISE14.7工程文件
module ad9226_test(
input clk50m,
input reset_n,
input rx, //uart rx
output tx, //uart tx
input [11:0] ad1_in,
output ad1_clk,
input [11:0] ad2_in,
output ad2_clk
);
parameter SCOPE_DIV =50; //定义chipscoe的分频系数,
assign ad1_clk=clk50m;
assign ad2_clk=clk50m;
wire [11:0] ad_ch1;
wire [11:0] ad_ch2;
wire [7:0] ch1_sig;
w
2023-12-07 20:36:32
2.31MB
用STM32F103为主控芯片，通过IIC与pcf8575扩展芯片通讯，1路IIC可以扩展128个IO口，2路IIC可以扩展256个IO口，以此类推
2023-12-06 15:13:51
7.32MB
1