假设您已经通过迭代信息传递相位边限和回路频宽在锁相环(PLL)上花了一些时间。遗憾地是，还是无法在相位噪声、杂散和锁定时间之间达成良好的平衡。感到泄气？想要放弃？等一下！你是否试过伽马优化参数？
2024-04-02 02:39:24
196KB
1
本文主要在事件驱动思想的基础上提出了对电荷泵锁相环锁定时间进行快速仿真的方法，并且用Matlab语言实现了模型。
2024-04-02 02:05:12
73KB
1
您曾设计过具有分数频率合成器的锁相环（PLL）吗？这种合成器在整数通道上看起来很棒，但在只稍微偏离这些整数通道的频率点上杂散就会变得高很多，是吧？如果是这样的话，您就已经遇到过整数边界杂散现象了 —— 该现象发生在载波的偏移距离等于到最近整数通道的距离时。
2024-04-02 01:27:54
45KB
1
为满足在电网电压不平衡情况下的系统控制需求，需要快速而准确地检测出基波正负序分量的幅值和相位。采用无限脉冲响应（IIR）复杂系数陷波滤波器结合锁相环来提取基波分量中的正序分量，利用MATLAB/simulink仿真软件，在三相电压不平衡和电网电压频率突变的情况下对系统进行仿真，仿真结果证明了该方法能在电网电压不对称的条件下准确检测出正序分量的幅值和相位。
2024-04-01 22:51:48
88KB
1
本文简要介绍了在FPGA中实现全数字锁相环(DPLL)的原理与方法，以解决在同步串行数据通信时的同步时钟不稳定时的快速恢复问题； 并重点介绍了采用可控模数分频器实现的数字锁相环中宽频带捕获的方法与实现过程。
2024-03-01 15:29:03
81KB
1
介绍了锁相环的原理以及Freescale 公司的锁相环频率合成器件MC145151- 2 的主要特点，给出了MC145151- 2 和ICL8038 低频锁相环函数发生器的工作原理、设计思想、电路结构、模块设计方法及其电路原理图。
2024-03-01 15:24:08
468KB
1
一种基于FPGA的三相锁相环设计方法，汪志勇，舒泽亮，提出了一种可编程逻辑门阵列(FPGA)实现锁相环的设计方法。介绍了包括鉴相器(PD)、环路滤波器(Loop Filter)和压控振荡器(VCO)等在内的锁相�
2024-03-01 15:20:34
542KB
1
针对常用的基于瞬时无功功率的谐波检测法计算量大、矢量变换复杂、实时性差、鲁棒性弱等问题,提出了一种基于反馈和高性能低通滤波器的无锁相环ip-iq检测新方法。该方法通过预设变换矩阵的频率实现谐波和基波电流的检测,无需坐标变换和锁相环;采用基波电流反馈技术,减小了检测误差及动态响应时间;采用低通滤波器和均值滤波器级联组成高性能低通滤波器,提高了谐波和基波检测的精度和响应速度。该方法适用于单相电路、三相三线制电力系统、三相四线制电力系统的谐波和基波电流检测。
2024-02-27 23:43:30
249KB
1
内容：二阶数字锁相环的FPGA实现工程文件
仿真平台：Vivado 2018.3
各模块：数字鉴相器（乘法器+低通滤波器），环路滤波器，压控振荡器
主要使用IP核：Multiplier，FIR Compiler，dds_compiler
注：仿真时，testbench文件中，输入数据文件目录：$readmemb("D:/FPGA_Project/04_FSK_System/PllTwoOrder/din.txt", memory);
改成自己电脑对应文本文件的目录
2023-12-13 21:25:59
23.24MB
1