matlab代码csma sdruWiLab 在MATLAB中为USRP无线电实现的基于OFDM的无线通信系统 完成：模块 CRC 自订讯息 TX和Rx的基于类的控制 能量检测 BCH代码 OFDMA示例 要做的事：模块 先进的频谱感应 打包器（适度完成，有局限性） Turbo代码或LDPC（不适合当前架构） CSMA示例 OFDMA演示： 0。将回购中的所有文件夹添加到matlab路径并获得必要的支持包-从回购根目录运行“ setupUSRP; startup;”。 导航到sdruWiLab / sdruCPP / OFDMA 构建发送器和接收器 如果您希望使用单个无线电，请使用builder_txrx（推荐使用带有XCVR子卡的USRP，其他卡似乎有更多的串扰） 如果使用多个无线电，则仅在发射器上使用builder_tx，仅在接收器上使用builder_rx 跑步在步骤2中构建的适当节点上运行生成的可执行文件（RX，TX或TXRX） .... 利润 日常工作： 硬件：

ETest是一款便携式嵌入式系统半实物仿真测试平台，平台由软件和硬件两部分组成，软件采用ETest Studio，硬件包括测试主机、USB接口设备（RS232/422/485、CAN、TCP/UDP、AD/DA/DI/DO、ARINC429、1553B、1394B、FC、AFDX）以及局域网络。 ETest具有适用范围广、扩展性好、携带方便、配置灵活、操作简单以及使用成本低等特点，可满足航空航天、武器装备、工业控制、汽车电子、仪器仪表等各领域嵌入式系统的测试需求。

基于虚拟仪器和LabVIEW 软件开发平台，完成电机测试平台的软硬件设计。测试平台主要对电机的电压?三相电流?功率因数?温度?转速?扭矩等信号进行采集，然后经过融合处理，对电机的综合性能进行评价。硬件设计主要包括信号采集?信号调理?信号处理等模块。其中信号调理电路主要包括电流转电压模块?电压放大模块?电流源模块和频压转换模块；信号处理主要利用NI-PCI6221数据采集和处理卡实现。软件设计主要是基于LabVIEW，利用信号选择控件?动态数据转换控件以及显示控件分别完成信号的采集与选择?信号的处理与显示，

DDR3控制器的SystemVerilog实现 这是一个小组项目。 该控制器通过符合Micro数据手册规格的状态机结构通过Verilog实现，并连接到预定义的DDR3存储器。 通过专门的测试平台可以成功进行设计验证，并通过SystemVerilog接口将其连接到提供的AHB。 top.sv顶部模块 ddr3_controller.sv ddr3内存控制器 st_defs.svh ddr3_controller.sv的参数，控制器状态 intf.sv连接ddr3_controller.sv和ddr3.v的接口 ddr3.v给定的ddr3内存 1024Mb_ddr3_parameters.vh ddr3.v的给定参数 sg093.v ddr3.v的给定参数 defs.svh ddr3.v的给定参数

持续集成：ContinuousIntegration，简称CI。是一种软件开发实践，即团队开发成员经常集成他们的工作，通常每个成员每天至少集成一次，也就意味着每天可能会发生多次集成。每次集成都通过自动化的构建（包括编译、发布、自动化测试）来验证，从而尽快发现集成错误。许多团队发现这个过程可以大大减少集成的问题，让团队能够更快的开发内聚的软件。项目构建：通过构建工具对多个项目文件进行统一批量的编译、运行。比如，对多个JMeter脚本批量运行。ApacheAnt：是一个将软件编译、测试、部署等步骤联系在一起加以自动化的一个工具，大多用于Java环境中的软件开发。下载传送门：在路径{Ant安装位置}

嵌入式系统测试教学实训平台(Kiyun ETest Training Platform,简称：ETest_TP )适应于各类高等院校与培训机构在嵌入式系统测试方面的科研与教学以及军工研究所、各研发型企业用于软件测试工程师的培训与考核。 ETest_TP由培训教材（含教师用教材、学员上机操作指南）、软件以及实训平台实验箱组成。其中软件为ETest，实验箱包括待测件板（待测系统）、显示板、多功能接口板、串口通信板（RS232）、CAN模块、USB集线器等。

本书讲解了SystemVerilog语言的工作原理，介绍了类、随机化和功能覆盖率等测试手段和概念，并且在创建测试平台方面提供了很多引导性的建议。本书借助大量的实例说明SystemVerilog的各种验证方法，以及如何根据实际的应用情况选择最优的方法达到尽可能高的覆盖率。而且，重点演示了如何使用面向对象编程(OOP)的方法建立由覆盖率驱动并且受约束的基本的随机分层测试平台，此外，还论述了SystemVerilog与C语言的接口技术。 本书可供具有一定Vetilog编程基础的电路工程技术人员使用，也可作为高等院校电子类、自动化类、计算机类的学生参考书。

SystemVerilog验证 测试平台编写指南: 添加目录： 添加目录： 添加目录： 添加目录：

装备软件全数字仿真测试平台（DSTP）是基于嵌入式处理器的全数字仿真，它主要仿真真实的嵌入式处理器内核（包括处理器的内存、寄存器、运算器等），同时，提供可视化的外部场景模型和环境模型，在全数字仿真环境下，对嵌入式软件（C和汇编语言）进行仿真运行、静态分析、动态测试、故障注入和覆盖测试等功能。

基于长期在装备系统仿真与嵌入式系统测试领域的研究与创新，凯云科技已发展为国内嵌入式系统测试类产品与软件测试服务的主要供应商，产品具有核心竞争力，得到各行业用户的广泛认可与支持。