tf支持接口、UI、APP自动化(集成postman、selenium),支持分布式测试 ms和kT支持接口自动化、UI自动化、性能测试
2022-11-03 16:00:38 226.72MB 自动化测试
1
• 高级连接功能 – 具有片上PHY的USB 2.0全速器件/主机/OTG 控制器 – 具有专用 DMA、片上全速 PHY 和 ULPI 的 USB 2.0 高速 / 全速器件 / 主机 /OTG 控制器 – 具有专用 DMA 的 10/100 以太网 MAC:支持 IEEE 1588v2 硬件, MII/RMII • 8~14 位并行照相机接口:速度高达 54MB/s • 真随机数发生器 • CRC 计算单元 • RTC:亚秒级精度、硬件日历 • 96 位唯一 ID 表 1. 器件总览 缩写 型号 STM32F427xx STM32F427VG, STM32F427ZG, STM32F427IG, STM32F427AG, STM32F427VI, STM32F427ZI, STM32F427II, STM32F427AI STM32F429xx STM32F429VG, STM32F429ZG, STM32F429IG, STM32F429BG, STM32F429NG, STM32F429AG, STM32F429VI, STM32F429ZI, STM32F429II,, STM32F429BI, STM32F429NI,STM32F429AI, STM32F429VE, STM32F429ZE, STM32F429IE, STM32F429BE, STM32F429NE LQFP100 (14 × 14 mm) LQFP144 (20 × 20 mm) UFBGA169 (7 × 7 mm) LQFP176 (24 × 24 mm) LQFP208 (28 × 28 mm) UFBGA176 (10 × 10 mm) WLCSP143 TFBGA216 (13 × 13 mm) www.st.com
2022-10-14 14:25:03 6.44MB STM32F4
1
matlab代码csma sdruWiLab 在MATLAB中为USRP无线电实现的基于OFDM的无线通信系统 完成:模块 CRC 自订讯息 TX和Rx的基于类的控制 能量检测 BCH代码 OFDMA示例 要做的事:模块 先进的频谱感应 打包器(适度完成,有局限性) Turbo代码或LDPC(不适合当前架构) CSMA示例 OFDMA演示: 0。将回购中的所有文件夹添加到matlab路径并获得必要的支持包-从回购根目录运行“ setupUSRP; startup;”。 导航到sdruWiLab / sdruCPP / OFDMA 构建发送器和接收器 如果您希望使用单个无线电,请使用builder_txrx(推荐使用带有XCVR子卡的USRP,其他卡似乎有更多的串扰) 如果使用多个无线电,则仅在发射器上使用builder_tx,仅在接收器上使用builder_rx 跑步在步骤2中构建的适当节点上运行生成的可执行文件(RX,TX或TXRX) .... 利润 日常工作: 硬件:
2022-09-05 18:25:57 143.56MB 系统开源
1
ETest是一款便携式嵌入式系统半实物仿真测试平台,平台由软件和硬件两部分组成,软件采用ETest Studio,硬件包括测试主机、USB接口设备(RS232/422/485、CAN、TCP/UDP、AD/DA/DI/DO、ARINC429、1553B、1394B、FC、AFDX)以及局域网络。 ETest具有适用范围广、扩展性好、携带方便、配置灵活、操作简单以及使用成本低等特点,可满足航空航天、武器装备、工业控制、汽车电子、仪器仪表等各领域嵌入式系统的测试需求。
2022-08-30 18:06:14 10.1MB 软件测试
1
基于虚拟仪器和LabVIEW 软件开发平台,完成电机测试平台的软硬件设计。测试平台主要对电机的电压?三相电流?功率因数?温度?转速?扭矩等信号进行采集,然后经过融合处理,对电机的综合性能进行评价。硬件设计主要包括信号采集?信号调理?信号处理等模块。其中信号调理电路主要包括电流转电压模块?电压放大模块?电流源模块和频压转换模块;信号处理主要利用NI-PCI6221数据采集和处理卡实现。软件设计主要是基于LabVIEW,利用信号选择控件?动态数据转换控件以及显示控件分别完成信号的采集与选择?信号的处理与显示,
2022-08-25 19:43:12 1.72MB 工程技术 论文
1
DDR3控制器的SystemVerilog实现 这是一个小组项目。 该控制器通过符合Micro数据手册规格的状态机结构通过Verilog实现,并连接到预定义的DDR3存储器。 通过专门的测试平台可以成功进行设计验证,并通过SystemVerilog接口将其连接到提供的AHB。 top.sv顶部模块 ddr3_controller.sv ddr3内存控制器 st_defs.svh ddr3_controller.sv的参数,控制器状态 intf.sv连接ddr3_controller.sv和ddr3.v的接口 ddr3.v给定的ddr3内存 1024Mb_ddr3_parameters.vh ddr3.v的给定参数 sg093.v ddr3.v的给定参数 defs.svh ddr3.v的给定参数
2022-08-24 16:32:28 48KB Verilog
1
持续集成:ContinuousIntegration,简称CI。是一种软件开发实践,即团队开发成员经常集成他们的工作,通常每个成员每天至少集成一次,也就意味着每天可能会发生多次集成。每次集成都通过自动化的构建(包括编译、发布、自动化测试)来验证,从而尽快发现集成错误。许多团队发现这个过程可以大大减少集成的问题,让团队能够更快的开发内聚的软件。项目构建:通过构建工具对多个项目文件进行统一批量的编译、运行。比如,对多个JMeter脚本批量运行。ApacheAnt:是一个将软件编译、测试、部署等步骤联系在一起加以自动化的一个工具,大多用于Java环境中的软件开发。下载传送门:在路径{Ant安装位置}
1
嵌入式系统测试教学实训平台(Kiyun ETest Training Platform,简称:ETest_TP )适应于各类高等院校与培训机构在嵌入式系统测试方面的科研与教学以及军工研究所、各研发型企业用于软件测试工程师的培训与考核。 ETest_TP由培训教材(含教师用教材、学员上机操作指南)、软件以及实训平台实验箱组成。其中软件为ETest,实验箱包括待测件板(待测系统)、显示板、多功能接口板、串口通信板(RS232)、CAN模块、USB集线器等。
2022-08-18 18:00:55 10.1MB 嵌入式
1