包含OV5640采集、DDR3缓存、USB3.0传输的FPGA工程源码；USB cypress方案的固件；以及qt多线程接受显示的工程源码，对应文章“FPGA2-采集OV5640乒乓缓存后经USB3.0发送到上位机显示”。

基于线程池和使用openssl加密的TCP文件传输工程源码

基于Xilinx （AMD）的Vivado 平台，使用FPGA实现的DDR控制器的工程源码： 1、对外接口打包成了FIFO，对DDR的操作时序大大简化； 2、含例化好了的DDR IP核（接口为native接口），以及示例工程自带的DDR仿真模型； 3、详细的设计源码（含注释），详细的仿真源码、仿真设置和仿真结果； 4、更多说明请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/121841813》。

基于Xilinx （AMD）的Vivado 平台，使用FPGA实现了的MIG IP核配置的工程源码： 1、成功例化并配置好了一个完整的MIG IP核（接口为native接口），及示例工程自带的DDR仿真模型； 2、可以直接对对其进行官方的示例工程仿真； 3、同时自己编写了一个简单的测试模块对MIG IP核进行读写测试，测试无误； 4、更多说明请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/120479764》。

基于Intel（Altera）的Quartus II平台FPGA的任意字节数的UART（串口）接收工程源码： 1、详细的仿真TB文件； 2、单字节 起始位1bit，数据位8bit，停止位1bit，无奇偶校验； 3、通过参数化设置，可实现任意字节数的UART接收 4、详细的说明文件请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/126229191》。

基于Intel（Altera）的Quartus II平台FPGA的IIC协议实现工程源码： 1、详细的仿真TB文件，包括IIC从机器件的Verilog仿真模型； 2、可实现单字节的读、写操作； 3、通过参数化设置，可实现16位或者8位地址； 4、详细的说明文件请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/120719302》《https://wuzhikai.blog.csdn.net/article/details/120752864》。

STM32驱动SPI接口的EEPROM工程源码，已验证过可以在项目中直接使用、AT25320修改一下也可以通用。

C#语言，在二进制、十进制、十六进制间随意转换的小工具，.NET框架下的源码。

Android3系列 -3.数独游戏开发2(附工程文件下载) 文章源码 http://blog.csdn.net/lijun7788/article/details/6679853

TI C6416 DSP平台上的一个图像处理工程源码，包括图像输入,DCT变换，DCT逆变换等