双调排序算法Verilog代码，包括仿真结果，适用于FPGA设计中对数值的排序，排序耗费硬件复杂度和时间复杂度随着排序序列中数值个数的上升而上升

STM32F1_速度PID单闭环控制例程标准库版本_位置式PID(L298N驱动) 直流有刷电位置式PID源代码（标准库版本）

0 引言 　　现代电子战环境日趋复杂，信号日趋密集，新体制雷达不断出现，雷达信号的各个参数以各种规律变化，因而从密集复杂的信号环境中分选和识别各种新体制雷达信号就成了电子战信号处理的一大难题。为了满足电子支援措施(ESM)实时信号分选的需要，对处理器的处理时间提出了较高的要求：不仅要求处理器的硬件结构具有良好的设计和可不断优化的空间，而且要求器件有较高的集成性，这些已成为不可忽视的因素。经过对相关器件的深入分析和研究，本文采用高速现场可编程门阵列器件(FPGA)替代中小规模集成芯片来设计三参数关联比较器，从而实现预分选器设计。 　　1 基于关联比较器的信号预分选原理 　　关联比较器技术对

交叉编译工具链arm-linux-gcc4.4.3，可以完美编译Qt5.7.0以下的所有版本

BCM5461S详细设计开发资料。 BCM5461S SUPPORTED SWITCH/MAC INTERFACES: • GMII (Gigabit Media Independent Interface): 1000-Mbps data rate (designed for 2.5V or 3.3V I/O operation) • MII (Media Independent Interface): 100/10-Mbps data rates (designed for 2.5V or 3.3V I/O operation) • RGMII (Reduced pin count version of GMII): (1000/100/10-Mbps operation with 2.5V I/Os) • TBI (10-Bit Interface) 1000-Mbps operation • RTBI (Reduced pin count version of Ten Bit Interface): 1000-Mbps operation with 2.5V I/Os) • SGMII (Serial GMII): 1000/100/10 The BCM5461S is an unshielded twisted pair (UTP) Gigabit Ethernet transceiver that features an on-chip 1.25-Gbaud IEEEcompliant SerDes interface. This device employs advanced digital signal processing techniques to deliver the highest transmission and reception performance in the industry while allowing fabrication in low-power, low-cost 1.2V CMOS technology. The BCM5461S copper interface provides 10/100/1000BASE-T transmission and reception with autonegotiation. The 1.25-Gbaud serial interface can be configured for interfacing to a fiber optical module, a SerDes-compatible device, or an SGMII MAC interface. The serial interface is robust enough to use in backplane FR4 applications. This document summarizes the test conditions and results of backplane signaling evaluation, as well as the receive jitter tolerance evaluation for the BCM5461S SerDes interface.

5,从零开始学习ARM嵌入式系列-Firefly-RK3288第一个Linux程序Hello World.ppt

从零开始学习ARM嵌入式系列-Firefly-RK3288开发环境的搭建流程和常见问题.ppt

ADS7844共有三种工作模式，用verilog语言分别实现三种工作模式的主程序及仿真代码。在Quertus上编译成功，下载到FPGA中通过signalTap查看AD转换结果与实际电压值相符。

vivado2018.3工程，设计中采用DDS 和FIR IP核，调制模块和解调模块单独分开在同一个工程，分别做有仿真，附带MATLAB配置FIR滤波器系数截图

此IP核无需HDMI接口驱动芯片即可实现，视频信号的HDMI传输。 注：该IP核基于XILINX Vivado开发环境。