搜索【FPGA、Verilog】的结果

fft_ifft_test.zip

vivado 2018.3 环境下写的FFT/IFFT实现，主要是通过调用DDS IP核和FFT IP核实现信号的FFT/IFFT变换。这应该是最简单的实现方法了。

2021-05-17 17:00:04 39.44MB FPGA verilog FFT IFFT

1

代码是基于Verilog版本的自动白平衡调整，里面包括白平衡核心代码以及simulation仿真代码部分，需要将图片转换成rgbin.txt格式，点击仿真即可，仿真结束工程会自动生成rgbout.txt格式，使用matlab工具进行导入验证效果即可。本代码通过移位方式提高精度，而不涉及IP核，适用于Altera以及Xilinx等器件直接使用。

2021-05-17 15:51:58 5KB 自适应白平衡 FPGA Verilog AWB

1

2d-dct算法的实现

二维DCT算法基于FPGA的实现，算法已经验证是好使的。

2021-05-17 13:18:09 8KB fpga verilog 2d-dct

1

FPGA 随机数生成IP核

采用Verilog源码的形式写的随机数发生器，如果需要产生均匀随机数，需要采用SHA256进一步处理

2021-05-16 23:48:24 421B FPGA Verilog 随机数

1

CRC校验，FPGA Verilog语言实现，16位

简单的CRC，16位校验，FPGA实现

2021-05-15 18:02:49 2KB FPGA Verilog

1

FPGA 多按键抖动检测

用Verilog HDL语言实现FPGA多按键检测，可同时检测四个按键。有任意按键按下时，开始20ms计时，若按键发生抖动就重新计时，当按键状态稳定20ms后读取按键值，支持多按键同时按下。

2021-05-15 10:01:43 177KB FPGA verilog 按键消抖

1

RISC_V之I2C学习报告.pptx

I2C的学习报告，描述了I2Cmaster和slave的原理和设计思路。

2021-05-14 18:50:28 1.29MB I2C FPGA verilog soc

1

axi_lite_v1_0_S00_AXI.v

axi_lite模板，在原来的基础上调整了代码格式，使之对齐，便于阅读

2021-05-13 14:02:52 18KB vivado axi_lite FPGA verilog

1

Verilog实现 Bayer转RGB Vivado IP核

Verilog编写的cmos摄像头驱动，bayer转RGB格式的vivado IP核可直接加入工程使用。

2021-05-13 11:27:50 10.82MB FPGA verilog vivado bayer2rgb

1

AD5724 FPGA verilog实现

AD5724是一个4通道12bit位宽的DA芯片，本资源包含了芯片手册和控制器FPGA实现代码,verilog语言实现。

2021-05-10 19:46:55 5.67MB ad5724 verilog 实现

1

个人信息

热门下载

最新下载

其他资源