本设计主要介绍AXILite的设计开发,通过一个主机Master读写控制两个从机Slaver(通过基地址进行寄存器地址偏移),从而实现外设寄存器的控制。包括:IP的生成、各通道的信号讲解,以及基地址的使用。 包括三种设计方案,一是基于XILINX的AXI Crossbar IP的工程;二是基于XILINX的AXI Interconnect互联的Block Desing的工程;三是基于开源代码AXI的工程。
2024-04-30 14:25:12 33.5MB fpga
1
axi协议官方版,适合学习axi4,axi3 axilite axistream的学生和工程师研究学习
2021-09-27 19:41:27 1.67MB axi axilite
1