1.MD5生成器 2.可以生成16位和32位MD5值

第4关：16位快速加法器设计.txt

基于opencv的直方图均衡只能处理8位的图像，但是有时候我们接受的高分辨率的图像不是8位，是16位或者更高的图像。 这个代码实现了基于16位单通道图像的直方图均衡。如果想换成32位的，可以在此段代码的基础上进行更改，只需要更改灰度变换的代码部分即可。

2个8位PWM实现16位DAC,硬件原理

使用硬件编程语言设计了一个16位加法器 并用matlab模拟输入和输出 并对这次课程设计进行了总结 Matrix calculation is one of the fundamental mathematic calculations commonly used in advanced signal processing algorithms for a wide range of applications, such as satellite navigation systems, complex control systems and etc. In order to implement such advanced signal processing algorithms on an FPGA based embedded system, we need to use VHDL to design a matrix multiplier core for a Xilinx FPGA device.

通过移位相加的方法，实现两个16位二进制数据的相乘。经过测试，能够得到正确的结果。

适合新手学习verilog HDL语言。并附有testbench文件，共新手学习使用。

Altium Designe封装库，atmega系列单机封装。

MSP430的入门学习教材，供学习参考，在此推荐。

Verilog实现16位计数器(自增\自减\增减三种模式)