zedboard_XDC约束文件.txt
# ----------------------------------------------------------------------------
# _____
# / \
# /____ \____
# / \===\ \==/
# /___\===\___\/ AVNET Design Resource Center
# \======/ www.em.avnet.com/drc
# \====/
# ----------------------------------------------------------------------------
#
# Created With Avnet UCF Generator V0.4.0
# Date: Saturday, June 30, 2012
# Time: 12:18:55 AM
#
# This design is the property of Avnet. Publication of this
# design is not authorized without written consent from Avnet.
#
# Please direct any questions to:
# ZedBoard.org Community Forums
# http://www.zedboard.org
2021-12-13 17:05:29
21KB
1
XILINX开发工具ise license
包含ise vivado 以及vivado HLS
非常好用
2021-12-13 14:37:10
291KB
1
FPGA篮球比赛定时系统 Vivado工程 Verilog代码 基于Xilinx FPGA
2021-12-13 14:02:23
1.48MB
vivado与modelsim的联合仿真教程，帮助大家在vivado的平台上充分利用Modelsim进行仿真。
2021-12-11 12:31:55
2.05MB
1
视频配套开发板：https://item.taobao.com/item.htm?spm=a1z10.3-c-s.w4002-832184739.10.2f984773mEqPjR&id=643031121063
本套FPGA-Xilinx平台视频教程适合零基础，基础进阶、工作者提高的课程。
课程讲解FPGA简介，历史，开发流程，Verilog语法，VIVADO平台软件使用。
如果您是非计算机专业，想转行FPGA开发，或者您想FPGA基础更扎实，此课程将是你无二的选择。
2021-12-08 17:09:34
38.7MB
1
华中科技大学 数电课程设计 数字逻辑 使用Verilog编写的洗衣机模拟程序，运行在FPGA板上 vivado项目工程源码
2021-12-08 16:08:42
5.42MB
1