搜索【fpga，vhdl】的结果

ddr2控制器

ddr2控制器，在Spartan6芯片上成功运行

2022-09-01 15:55:39 7.7MB ddr2 fpga vhdl

1

华为绝密资料——电子工程师必看

学习FPGA，Verilog，VHDL的好书，电子工程师必看！！！特别是最后一本，为众多人所推荐。内涵一下内容： Verilog HDL 华为入门教程 Verilog典型电路设计华为同步电路设计规范华为硬件工程师手册目前最全版本（159页) FPGA技巧Xilinx 华为coding style 华为大规模逻辑电路设计指导书

2022-07-19 09:33:31 5.28MB 华为绝密 Verilog FPGA VHDL

1

基于FPGA的高斯白噪声发生器设计

高斯白噪声发生器用于雷达系统和通信信道的测试,采用现场可编程门阵列(FPGA)实现噪声发生器的设计,在Altera公司的QuartusⅡ软件环境下,进行模块化设计方案,将FPGA实现的功能分为m序列产生模块、FIR数字滤波器模块、DDS模块和合成模块四个主要功能性模块,详细分析了m序列发生算法、FIR滤波算法和DDS算法。应用VHDL语言实现模块功能性设计。该系统采用CycloneⅡ芯片EP2C8N,输出噪声带宽可调,计算量小,可重复性好。

2022-07-09 20:42:49 290KB 高斯白噪声;m序列;FPGA;VHDL

1

FPGA实现FFT (设计报告+源代码)

甘地大学电子专业Ray Ranjan Varghese设计的FPGA实现FFT，采用的是单精度的浮点，采用IEEE745格式的浮点+ROM RAM的方式成功实现FFT，含有设计报告和设计源代码，并有测试文件，真的很不错。

2022-06-23 15:29:17 382KB FPGA VHDL FFT

1

16x16乘法器设计及仿真程序

在不调用ISE乘法器ip核，需自行编辑乘法器，该乘法器根据组合逻辑思想编辑的。

2022-05-23 21:37:43 36KB 16x16乘法器设计 仿真 FPGA VHDL

1

基于FPGA的IRIG-B码源电路设计

提出了一种IRIG-B（DC）码产生电路的设计方法。采用Altera公司低功耗Cyclone FPGA系列中的EP1C6T144、8段数码管、晶体振荡器和MAX3232E等器件构成硬件电路、使用VHDL语言设计IRIG-B直流时间码的软件。为了设置和观察，使用8段数码管、拨码开关和按键来显示、修改和设置天、时、分、秒等时间信息。仿真和试验结果表明，该设计可以产生标准的IRIG-B（DC）码时间脉冲序列。

2022-05-23 17:31:26 493KB IRIG-B（DC）码 FPGA VHDL

1

FPGA实现FFT (设计报告+源代码)

甘地大学电子专业Ray Ranjan Varghese设计的FPGA实现FFT，采用的是单精度的浮点，采用IEEE745格式的浮点+ROM RAM的方式成功实现FFT，含有设计报告和设计源代码，并有测试文件，真的很不错。

2022-05-19 15:00:00 382KB FPGA VHDL FFT

1

基于FPGA数字电压表设计

本设计的特点在于能够测量的电压范围宽（0~50VDC），主要采用了分压原理,该系统具有集成度高、灵活性强、易于开发和维护等特点。（50页详细论文，附有详细代码）

2022-05-18 15:37:51 283KB FPGA VHDL 数字电压表

1

FPGA猜三位数字 VHDL语言实现

FPGA猜三位数字 VHDL语言实现，使用 quartus 9.1 编写的代码，该软件打开可直接进行上板测试，稍微修改代码可进行仿真。

2022-05-14 20:09:13 2.38MB FPGA VHDL 猜数字

1

基于FPGA的多功能数字钟设计

文中简要介绍了一种基于FPGA的多功能数字钟设计方案。在实现数字钟计时、校时和整点报时等基本功能的基础上增加世界时钟功能，能够将北京时间快速转换为格林威治标准时。该方案采用VHDL和原理图相结合的设计输入方式，在QuartusⅡ开发环境下完成设计、编译和仿真，并在FPGA硬件开发板上进行测试，实验证明该设计方案切实可行，对FPGA的应用和数字钟的设计具有一定参考价值。

2022-05-14 01:00:44 788KB FPGA VHDL 数字钟 世界时钟

1

个人信息

热门下载

最新下载

其他资源