16x16乘法器设计及仿真程序

16x16乘法器设计仿真 FPGA VHDL

在不调用ISE乘法器ip核，需自行编辑乘法器，该乘法器根据组合逻辑思想编辑的。

文件下载

评论信息

u012822070 :

我们要求用ip核实现，因此没有用上下的东西
2014-06-05
jxyowen :

很好用的程序，谢谢分享了。
2014-01-01
darcydm :

要是用平方根进位选择加法器实现加法运算部分就好了……
2012-11-30
z85343619 :

功能稳定性很好，还需要研究一下
2012-08-01
jaclele :

很好用的程序，谢谢分享了。很适合初学者研究一下
2012-06-20

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明