基于FPGA的高斯白噪声发生器设计
高斯白噪声发生器用于雷达系统和通信信道的测试,采用现场可编程门阵列(FPGA)实现噪声发生器的设计,在Altera公司的QuartusⅡ软件环境下,进行模块化设计方案,将FPGA实现的功能分为m序列产生模块、FIR数字滤波器模块、DDS模块和合成模块四个主要功能性模块,详细分析了m序列发生算法、FIR滤波算法和DDS算法。应用VHDL语言实现模块功能性设计。该系统采用CycloneⅡ芯片EP2C8N,输出噪声带宽可调,计算量小,可重复性好。
文件下载
评论信息
其他资源
- L-IG41M3 V1.1 更新BIOS工具.zip
- 史上最全OpenGL文件安装包
- stm32程序（Keil）直流电机算法控制之PID控制
- 射频微电子 拉扎维 中文版
- Radon变换的MATLAB实现
- 二手车数据库
- MNIST数据集转化的png格式图片(mnist.rar)
- 物理学中的数学方法(李政道).pdf
- STM32做的DMX512转SPI信号控制MBI6030
- 基于.NET/C#平台socket技术开发的一个多人在线聊天室系统(WinForm)
- MAC OS 10.8 iso版下载链接
- 空间坐标系之间的旋转表达方式的相互转换
- AuthoryDesign-master.rar
- nacos-server-1.4.1.tar.gz
- linux-网卡参数.docx
- 4weidiandong.mix
- 新能源纯电动车储能高低压线束连接器-配电盒.pptx
- Docker中安装RabbitMQ.pdf
- WPS2013专业版-有注册码
- 毕业设计管理系统
- JSP+SQL医院信息管理系统
- Verilog SOPC高级实验教程
- 浙江mapinfo地图2017-温州
- QT5 UDP方式发送数据
- 订单管理系统（Java swing poi）
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明