Verilog 语言基础

用verilog语言写的七段译码器的实验，尽管代码挺简洁的，但用处很大，对学习数字逻辑电路的同学很有帮助。

基于FPGA的数字电子琴——数电小系统设计【数字电子技术】(使用Vivado中的verilog语言）实验设计代码文件（全）。 该文件适合初学数字电子技术的同学学习使用和参考。 实验文件代码有限，如果需要改动代码请认真学习后再使用，以防出现无法成功使用的情况出现。

The AD7606/AD7606-6/AD7606-4 是分别具有八个、六个和四个通道的16位、同步采样、模数数据采集系统（DAS）。每个器件均包含模拟输入钳位保护、二阶抗混叠模拟滤波器、采样保持放大器、16 位电荷再分配逐次逼近模数转换器 (ADC)、灵活的数字滤波器、2.5 V 基准电压源和基准缓冲区以及高速串行和并行接口。 采用SPI通信

时钟40Mhz

本章介绍Verilog HDL的基本要素，包括标识符、注释、数值、编译程序指令、系统任务 和系统函数。另外，本章还介绍了Ve r i l o g硬件描述语言中的两种数据类型

一、概述 通过FPGA实现AM信号的产生与解调。要求是通过VIO控制载波频率、调制信号频率、调制深度可调，然后通过ILA观察AM信号和解调后的信号。载波信号的频率要求是1M~10M，调制信号的频率要求是1K~10K，调制深度从0到1、步进0.1。VIO与ILA只能通过硬件板卡实现。 二、平台 软件：Vivado 2017.4 硬件：ALINX ZYNQ AX7020 三、要求 为了更好的说明下面一些参数设定的意义，把我们课程的部分要求贴上来 完成AM信号调制和解调功能，具体要求如下： （1）载波信号频率范围：1M-10MHz，分辨率0.01MHz； （2）调制信号为单频正弦波信号，频率范围：1kHz-10kHz，分辨率0.01kHz； （3）调制深度0-1.0，步进0.1，精度优于5%； （4）调制信号和解调信号位宽为8位，AM信号16位，其他信号位宽自定义。 四、原理 虽然这部分简单，但却是最最重要的，把这部分看懂，所有的程序也就明白了。 1. AM信号：（A+ma*cos(w0t)）*cos（wct） ———————————————— 版权声明：

AES算法的verilog语言实现，已分成好模块，不同模块有不同的代码

基于Verilog语言的SPI接口程序，电子描述源代码

tcd1209 verilog 驱动 调整 A/D芯片的增益为1024 ，会出现全是噪声的现象