详细讲述了芯片研发中必不可少的验证流程，UVM是一种通用验证方法学，本资料包括UVM的基本架构以及示例代码的详细讲解
2021-07-11 18:57:21
3.08MB
1
目前最经典的IC验证相关的systemverilog书籍，没有之一
2021-05-08 16:25:29
1.51MB
1
systemverilog 语法标准手册 你手上必须准备Verilog或者VHDL的官方文档，《verilog_IEEE官方标准手册-2005_IEEE_P1364》、《IEEE Standard VHDL Language_2008》，以便遇到一些语法问题的时候能查一下。
2021-04-15 09:51:34
10.29MB
1
SystemVerilog验证 测试平台编写指南第二版pdf中文版，支持目录标签的使用。
2020-01-17 03:08:40
57.61MB
1
详细讲解了IC验证流程，包括搭建测试环境，以及常用测试语言，详细讲解了SystemVerilog语法以及实际用例。
2019-12-21 22:21:41
9.07MB
1
systemverilog验证方法学，运用systemverilog搭建测试平台，比较好的IC验证类读物。
2019-12-21 21:10:52
27.72MB
1
《Verilog与SystemVerilog编程陷阱：如何避免101个常犯的编码错误》可以帮助工程师写出更好的Verilog/SystemVerilog的设计和验证代码，书中阐述了使用Verilog和SystemVerilog语言时超过100个常见的编码错误；每一个例子都详细说明了错误的症状、错误的语言规则以及正确的编码方式。《Verilog与SystemVerilog编程陷阱：如何避免101个常犯的编码错误》能帮助数字设计工程师和验证工程师有效地识别与避免这些常见的编码错误。书中列举的这些错误许多是非常微妙的，有可能需要花费几个小时或几天的时间才能发现或调试。
2019-12-21 20:59:14
63.69MB
1
《systemverilog验证》讲解了SystemVerilog语言的工作原理。介绍了类、随机化和功能覆盖率等测试手段和概念，并且在创建测试平台方而提供了很多引导性的建议。《systemverilog验证》借助大量的实例说明SystemVerilog的各种验证方法，以及如何根据实际的应用情况选择**的方法达到尽可能高的覆盖率。而且，重点演示了如何使用面向对象编程（OOP）的方法建立由覆盖率驱动并且受约束的基本的随机分层测试平台，此外，还论述了SystemVerilog与C语言的接口技术。
2019-12-21 20:57:59
33KB
1