《Verilog与SystemVerilog编程陷阱:如何避免101个常犯的编码错误》

上传者: ralphjh | 上传时间: 2019-12-21 20:59:14 | 文件大小: 63.69MB | 文件类型: pdf
《Verilog与SystemVerilog编程陷阱:如何避免101个常犯的编码错误》可以帮助工程师写出更好的Verilog/SystemVerilog的设计和验证代码,书中阐述了使用Verilog和SystemVerilog语言时超过100个常见的编码错误;每一个例子都详细说明了错误的症状、错误的语言规则以及正确的编码方式。《Verilog与SystemVerilog编程陷阱:如何避免101个常犯的编码错误》能帮助数字设计工程师和验证工程师有效地识别与避免这些常见的编码错误。书中列举的这些错误许多是非常微妙的,有可能需要花费几个小时或几天的时间才能发现或调试。

文件下载

评论信息

  • kscnn :
    还不错!挺好!
    2019-09-10
  • KSCNN :
    还不错!挺好!
    2019-09-10
  • limanjihe :
    书签很完整,推荐;
    2019-01-05
  • limanjihe :
    书签很完整,推荐;
    2019-01-05
  • minyajun_1991 :
    很好的资料
    2018-11-26
  • Minyajun_1991 :
    很好的资料
    2018-11-26
  • jackwei1987 :
    不错不错,很有参考价值
    2018-07-18
  • 超人Roger :
    不错不错,很有参考价值
    2018-07-18

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明