位同步时钟提取电路设计与实现
位同步时钟提取电路是数字通信系统中的一种重要组件,用于从二进制基带信号中提取位同步时钟频率。该电路的设计和实现对数字通信系统的性能和可靠性具有重要影响。本文将详细介绍位同步时钟提取电路的设计和实现,包括电路组成、工作原理、设计要求和测试结果等方面。
一、电路组成
位同步时钟提取电路主要由基带信号产生电路、无限增益多路负反馈二阶有源低通滤波器、位同步时钟提取电路和数字显示电路四部分组成。其中,基带信号产生电路用于模拟二进制数字通信系统接收端中被抽样判决的非逻辑电平基带信号;无限增益多路负反馈二阶有源低通滤波器用于对m 序列输出信号进行滤波和衰减;位同步时钟提取电路用于从 A 信号中提取出位同步时钟;数字显示电路用于数字显示同步时钟的频率。
二、工作原理
位同步时钟提取电路的工作原理是通过对基带信号的滤波和衰减,提取出位同步时钟信号,并将其数字显示出来。在该电路中,m 序列发生器的反馈特征多项式为1)(2348xxxxxf,其序列输出信号及外输入 ck 信号均为 TTL 电平。无限增益多路负反馈二阶有源低通滤波器的截止频率为 300kHz,对m 序列输出信号进行滤波,并衰减为峰-峰值 0.1V 的基带模拟信号(A 信号)。
三、设计要求
位同步时钟提取电路的设计要求包括:
1. 设计制作“基带信号产生电路”,用来模拟二进制数字通信系统接收端中被抽样判决的非逻辑电平基带信号。
2. 设计制作 3dB 截止频率为 300kHz 的无限增益多路负反馈二阶有源低通滤波器,对m 序列输出信号进行滤波,并衰减为峰-峰值 0.1V 的基带模拟信号(A 信号)。
3. 当 m 序列发生器外输入 ck 信号频率为 200kHz 时,设计制作可从 A 信号中提取出位同步时钟(B 信号)的电路,并数字显示同步时钟的频率。
4. 改进位同步时钟提取电路,当 m 序列发生器外输入 ck 信号频率在 200kHz~240kHz 之间变化时,能从 A 信号中自适应提取位同步时钟,并数字显示同步时钟的频率。
5. 降低位同步时钟(B 信号)的脉冲相位抖动量 Δ,要求maxΔ≤1 个位同步时钟周期的 10%。
四、测试结果
位同步时钟提取电路的测试结果包括:
1. 基带信号产生电路的输出信号幅值和频率。
2. 无限增益多路负反馈二阶有源低通滤波器的截止频率和衰减幅值。
3. 位同步时钟提取电路的输出信号幅值和频率。
4. 数字显示电路的输出信号幅值和频率。
五、结论
位同步时钟提取电路是数字通信系统中的一种重要组件,用于从二进制基带信号中提取位同步时钟频率。该电路的设计和实现对数字通信系统的性能和可靠性具有重要影响。本文对位同步时钟提取电路的设计和实现进行了详细的介绍,包括电路组成、工作原理、设计要求和测试结果等方面。
2024-10-28 21:11:46
236KB
1