基于eda的一个数字秒表的设计，包括部分仿真结果，和全部的vhdl源程序

将日期、时钟、秒表及闹钟功能分开实现。选择日期模式，则只显示年、月、日。选择时钟模式，则只显示时、分、秒。选择秒表模式，则只显示秒、毫秒。选择闹钟模式，显示为时、分、秒，另外加一个闹铃。

此代码采用VHDL语言在ISE软件上实现了数字跑表的功能，内部包含分频模块，级联计数模块，使能模块和七段译码模块等等。

数字跑表6位数码显示Multisim源文件,Multisim13以上版本可打开运行

代码

数字集成电路使用Verilog HDL编写数字跑表程序

用verilog写的数字跑表程序，程序简洁易懂，适合初学者学习

基于FPGA设计一个数字跑表，具有复位、暂停、秒表等功能。包含完整工程，目录下DOC文件夹内有该工程详细介绍。代码简洁，注释详尽。经测试使用，功能完好，性能优良。

EDA（Electronic Design Automation）电子设计自动化技术作为现代电子技术的核心，它依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动完成逻辑编译，逻辑化简，逻辑分割，逻辑综合，结构综合，以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。EDA技术使得设计者的工作仅限于利用软件的方式，即利用既定描述语言和EDA软件来完成对系统硬件功能的实现。不难理解，EDA技术已不是某一学科的分支，或某种新的技能技术，它应该是一综合性学科，它融合多学科于一体，又渗透于各学科之中，它打破了软件和硬件间的壁垒，使计算机的软件技术与硬件实现、设计效率和产品性能合二为一，它代表了电子设计技术和应用技术的发展方向。CPLD即复杂可编程逻辑器件，早期CPLD是从GAL的结构扩展而来，但针对GAL的缺点进行了改进，因此可用于各种现实生活中的应用，比如说本次课程设计数字跑表。

支持一小时正数倒数计时，具有蜂鸣器秒响功能，暂停开始功能等