由于锁相环工作频率高,用SPICE对锁相环进行仿真,数据量大,仿真时间长。而在设计初期,往往并不需要很精确的结果。因此,为了提高锁相环设计效率,有必要为其建立一个高效的仿真模型。在总结前人提出的一些锁相环仿真模型的基础上,用Matlab语言构建了一种新的适用于全数字锁相环的仿真模型;对全数字锁相环版图进行了SPICE仿真,与该模型的仿真结果相验证。
2021-08-30 15:30:32 288KB 全数字锁相环;Matlab;仿真模型
1
ADI 锁相环基本原理,非常好的PLL资料。。
2021-08-30 00:03:54 630KB PLL ADI
1
锁相环的MATLAB代码仿真。比较全面,理解锁相环有很大的帮助。
2021-08-25 18:01:56 2KB 锁相环 MATLAB
1
Agilent 安捷伦 锁相环 详细了解锁相环理论 电信 高频 射频 设计 使用
2021-08-24 19:28:00 815KB PLL 锁相环
1
HMC833锁相环750M~6GHz自动配置Verilog源码,其中两个除法器ip自己生成例化。端口输入频率值即可
2021-08-21 16:55:02 12KB HMC833 锁相环 750M~6GHz
1
DDS和PLL的matlab实现,DDS和PLL的原理简述,程序可以直接仿真,内有仿真图。
2021-08-20 17:50:59 469KB DDS和PLL matlab 数字频率 数字锁相环
1
锁相环技术(第3版) [Floyd.M.Garder著]
2021-08-20 14:52:14 31.21MB 锁相环
1
杜勇老师编著, 前四章pdf文档, 本书从工程应用的角度详细阐述锁相环技术的工作原理,利用MATLAB及System View仿真工具软件讨论典型电路的工作过程。以Altera公司的FPGA为开发平台,以Verilog HDL语言为开发工具,详细阐述锁相环技术的FPGA实现原理、结构、方法,以及仿真测试过程和具体技术细节,主要包括设计平台及开发环境介绍、锁相环跟踪相位的原理、FPGA实现数字信号处理基础、锁相环路模型、一阶环路的FPGA实现、环路滤波器与锁相环特性、二阶环路的FPGA实现、锁相环路性能分析、锁相测速测距的FPGA实现。
2021-08-17 21:15:18 2.37MB FPGA Verilog 锁相环
1
电力电子,三相电压,SOGI二阶广义积分锁相环,算法纯C,matlab仿真模型。开发环境matlab2014b,使用前需mex一下InvtCtrl.c
2021-08-16 17:12:15 148KB 锁相环 sogi二阶广义积分 算法c语言
1
matlab程序描述了二阶锁相环对不同动态条件(相位阶跃,频率阶跃和频率斜升)的适应情况,以及特征频率ω,阻尼震荡因子ζ对暂态响应的影响
1