锁相环技术原理及 FPGA实现_前四章PDF_杜勇编著

FPGA Verilog 锁相环

杜勇老师编著, 前四章pdf文档, 本书从工程应用的角度详细阐述锁相环技术的工作原理，利用MATLAB及System View仿真工具软件讨论典型电路的工作过程。以Altera公司的FPGA为开发平台，以Verilog HDL语言为开发工具，详细阐述锁相环技术的FPGA实现原理、结构、方法，以及仿真测试过程和具体技术细节，主要包括设计平台及开发环境介绍、锁相环跟踪相位的原理、FPGA实现数字信号处理基础、锁相环路模型、一阶环路的FPGA实现、环路滤波器与锁相环特性、二阶环路的FPGA实现、锁相环路性能分析、锁相测速测距的FPGA实现。

文件下载

资源详情

[{"title":"（ 5 个子文件 2.37MB ）锁相环技术原理及 FPGA实现_前四章PDF_杜勇编著","children":[{"title":"PhaseVerilog_3.pdf 463.61KB ","children":null,"spread":false},{"title":"PhaseVerilog_1.pdf 657.04KB ","children":null,"spread":false},{"title":"PhaseVerilog_2.pdf 542.95KB ","children":null,"spread":false},{"title":"PhaseVerilog_前言.pdf 170.76KB ","children":null,"spread":false},{"title":"PhaseVerilog_4.pdf 980.62KB ","children":null,"spread":false}],"spread":true}]

评论信息

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

锁相环技术原理及 FPGA实现_前四章PDF_杜勇编著

文件下载

资源详情

评论信息

其他资源

免责申明

个人信息

相关资源标签

热门下载

最新下载