本文详细介绍了JLINK工具的用法，以及KEIL环境下配置配置J-Link在RAM中调试的方法
2019-12-21 20:06:55
2.18MB
1
用verilog写得一个实现双口ram功能的模块，文件含整个工程，含modelsim仿真文件，方便大家理解。
2019-12-21 19:58:43
2.15MB
1
PC上位机通过串口发送数据至fpga，fpga存储数据至ram并将接收的数据通过串口发送至pc上位机
2019-12-21 19:51:47
7.36MB
1
Xilinx的ISE生成ram之前都是用matlab，麻烦！直接用这个程序可以直接生成coe文件！可以自己调位宽！验证过很ok！
2019-12-21 19:30:28
28KB
1
基于康威科技驱动板的AD9910的修改程序，带中文注释，可以调幅度频率相位，扫频，RAM，实测可用。注意函数名有一些没有修改。
2019-12-21 19:25:53
6.37MB
1