Xilinx ISE Design Suite 10.x FPGA开发指南.逻辑设计篇[田耘 著][2008]
2020-02-03 03:02:53
10.53MB
1
2017年及以前试题，内容详尽(11 papers in total)，内附答案，可供参考。试题为英文试题，谨慎下载。
2020-01-03 11:23:23
3.6MB
1
逻辑与计算机设计基础 第5版 英文原版 Logic and Computer Design Fundamentals 5th Edition
2019-12-21 22:23:14
10.84MB
1
北京大学数字逻辑设计实验课程讲义（2018年）
目录：
实验一：门电路延迟特性测量与仪器的使用
实验二：全加器及组合逻辑电路的设计方法
实验三：二位数值比较器
实验四：译码器及其应用
实验五：数据选择器及其应用
实验六：读写存贮器
实验七：触发器与移位寄存器
实验八：计数器
实验九：并行加减
集成逻辑电路管脚图
关于自主设计
2019-12-21 22:03:40
1.68MB
1
投核保系统逻辑设计报告全文（PowerDesigner）
投核保系统数据库设计报告
投核保系统数据库物理结构设计报告全文（PowerDesigner）
投核保系统需求分析报告全文
投核保系统业务调研报告全文
一个项目的比较完整的设计文档，个人觉得还是比较有参考价值的，特别对新手来说。
2019-12-21 22:03:07
12.46MB
1
设置复位开关。当按下复位开关时，秒表清零并做好计时准备。在任何情况下只要按下复位开关，秒表都要无条件地进行复位操作，即使是在计时过程中也要无条件地进行清零操作。
设置启/停开关。当按下启/停开关后，将启动秒表输出，当再按一下启/停开关时，将终止秒表的输出。
采用结构化设计风格描述，即先设计一个10分频电路，再用此电路构建秒表电路。
2019-12-21 21:42:10
1KB
1