完成了AD7606的操作
2021-04-24 16:03:03 7KB ad7606 verilog
1
16选1数据选择器(MUX)分为三级实现的verilog代码,三个文件,可以直接调试仿真。
2021-04-22 18:10:13 943B verilog mux 16选1
1
此程序使用verilog编写的累加器,已经通过仿真验证。
2021-04-22 09:49:52 635B verilog 累加器
1
使用的是Verilog语言,通过旋钮控制灯的亮灭方向,已在开发板上是实现
2021-04-21 15:37:51 2KB Verilog
1
verilog实现任意分频任意占空比,其中例子简单,精炼,易懂
2021-04-20 19:39:54 1.71MB verilog 分频器 任意占空比
1
verilog实现的SPI总线,这是我工作用的SPI总线,主体代码都在,还有testbench,是基于Xilinx平台使用的,和大家分享一下,用于学习交流~
2021-04-19 21:31:30 308KB SPI verilog FPGA SPI总线
1
NULL 博文链接:https://marshal-r.iteye.com/blog/2163111
2021-04-19 15:26:28 655KB 源码 工具
1
南京邮电大学课程设计uart串行通信控制器代码实现,实现了带回环功能的uart协议的串行通信,分为接收发送两个模块。
2021-04-19 15:19:22 6KB uart 南邮课程设计 verilog vhdl
1
Verilog实现I2C协议,有主机从机的代码,以及顶层模块和测试模块
2021-04-15 11:20:34 35KB Verilog IIC
1
使用verilog实现的简单自动售货机,逻辑课最终实验
2021-04-15 10:39:37 7.78MB verilog 逻辑
1