搜索【FPGA、Verilog】的结果

infrared_receive.rar_VHDL/FPGA/Verilog_VHDL_源码

红外接收处理，根据外部波形记录波形的高低电平时间，从而得到波形数据。

2021-08-11 18:04:18 638B VHDL/FPGA/Verilog VHDL

suoyou.rar_VHDL/FPGA/Verilog_matlab_源码

OFDM仿真的子程序，供大家参考！欢迎大家下载。

2021-08-11 18:04:16 1KB VHDL/FPGA/Verilog matlab

方案二.zip_VHDL/FPGA/Verilog_VHDL_源码

本系统是基于CPLD和单片机的一种用于信号频率周期、时间间隔和占空比测量的数字频率计，系统由AGC（自动增益控制）电路、宽带放大电路、高速比较电路实现有效值10mV/频率100MHz和处理显示部分组成，其中AGC电路实现幅度自动增益控制使放大后的信号幅度在一定的范围内保持一致，比较电路将前级电路输出的信号转换成CPLD

2021-08-10 10:36:42 77KB VHDL/FPGA/Verilog VHDL

FPGA verilog十字路口复杂交通灯切换数字系统设计.rar

东南大学自动化学院，数字系统课程设计，完整报告+代码，97分。 EEEC-020A计算机组成/ISP实验系统软件环境：Quartus II 9.0 硬件环境：实验箱型号为EEEC-020A，芯片为EP1C6Q240C8 设计系统描述和设计要求：主干道与乡村公路十字交叉路口在现代化的农村星罗棋布，为确保车辆安全、迅速地通过，在交叉路口的每个入口处设置了红、绿、黄三色信号灯。红灯禁止通行；绿灯允许通行；黄灯亮则给行驶中的车辆有时间行驶到禁行线之外。主干道和乡村公路都安装了传感器，检测车辆通行情况，用于主干道的优先权控制。设计要求： 1．当乡村公路无车时，始终保持乡村公路红灯亮，主干道绿灯亮。 2．当乡村公路有车时，而主干道通车时间已经超过它的最短通车时间时，禁止主干道通行，让乡村公路通行。主干道最短通车时间为25s。 3．当乡村公路和主干道都有车时，按主干道通车25s，乡村公路通车16s交替进行。 4．不论主干道情况如何，乡村公路通车最长时间为16s。 5．在每次由绿灯亮变成红灯亮的转换过程中间，要亮5s时间的黄灯作为过渡。 6．用开关代替传感器作为检测车辆是否到来的信号。用红、绿、黄三种颜色的发光二极管作交通灯。 7．数码管倒计时显示。

2021-08-08 17:04:56 3.42MB verilog fpga 东南大学

AD7606 串行通讯方式 fpga verilog

ad7606 串行通讯方式 verilog

2021-08-04 21:39:38 7KB ad7606 verilog

1

Verilog实现串口通讯（UART）

Verilog实现串口通讯（UART），现了发送和接收回环，同时可以通过串口数据控制LED灯的亮灭。

2021-08-04 14:05:12 3KB fpga verilog

1

FPGA入门经典书籍：VERILOG HDL数字设计与综合第2版本科教学版.pdf 带书签高清扫描版版

VERILOG HDL数字设计与综合第2版本科教学版入门经典教程，高清扫描版，全书带目录标签，比目前网上的13M的版本清晰好多，值得拥有！！！，使用者，可以用adobe DC自行转OCR文字版，这样方便搜索

2021-08-03 19:34:47 52.62MB FPGA Verilog HDL

1

基于 FPGA 的 2048 点 FFT 的 Verilog实现的源代码

基于FPGA的2048点FFT的verilog实现的源代码。 (FPGA-based 2048-point FFT verilog the source code.)

2021-08-02 11:28:00 272KB FPGA Verilog FFT

1

飓风3代-3s700A/1400）配套的教程资料

红色飓风开发板飓风3代-3s700A/1400）配套的教程资料，本人花2500大洋买的开发板，里面各种资料两个DVD光盘，在这里陆续跟大家共享，这样更加感觉物有所值了！

2021-07-31 09:53:52 596KB 红色飓风；FPGA；Verilog实例；LED

1

基于FPGA平台Verilog语言实现ARINC429接收发送通讯源码

2021-07-30 09:11:26 4KB ARINC429 FPGA Verilog

1

个人信息

热门下载

最新下载

其他资源