搜索【Verilog 】的结果

Verilog HDL程序设计教程

Verilog HDL程序设计教程包括全加器、计数器、与非门等常用电路的程序设计及仿真程序，对于初学者很不错的哦

2023-03-12 16:22:39 148KB VerilogHDL 程序实例

1

opencores上的通用存储器verilog代码（带文档说明）

SRAM,SDRAM,FLASH通用的控制器模型，可配置使用哪个存储器。

2023-03-12 00:41:02 324KB verilog 存储器

1

DS18B20 FPGA逻辑 verilog语言，经调试稳定可用

时钟40Mhz

2023-03-10 15:48:27 9KB verilog ds18b20 温度传感器 FPGA

1

vsin_Jitter_lovefck_verilog-A_sinusoidaljitter_clockgenerator_

在Cadence平台中，用Verilog-A产生正弦抖动的时钟。用于SerDes接收机抖动容限的仿真。

2023-03-09 22:47:15 10KB Jitter lovefck verilog-A sinusoidaljitter

1

lcd 12864 无字库的液晶显示verilog

2023-03-09 19:02:31 1.09MB 液晶显示verilog 12864 无字库的

1

Verilog模块例化小工具

用于Verilog代码中模块的例化，可直接先将module部分转换成例化后的语句，并且实现代码对齐。使用MATALB2019a的APPdesigner编写

2023-03-08 22:29:53 52KB FPGA开发小工具

1

SHA256展开FPGA实现

使用case展开的sha256 fpga实现，简单易懂。仿真时，只需要将拼凑好的数据输入即可。

2023-03-08 15:57:11 13KB SHA256 fpga 展开 verilog

1

IEEE Standard for System Verilog 1800-2012

IEEE Standard for SV 1800-2012

2023-03-08 15:44:03 6.66MB SV

1

通过XADC获取温度FPGA源代码

通过XADC获取FPGA核温，已在K7325T验证成功，附件为工程源代码，可直接使用。

2023-03-07 22:02:50 35.23MB XADC verilog

1

SDRAM控制器能够时序仿真

sdram 控制器，能时序仿真，有很强实用性，第一次上传文件，希望对大家有用

2023-03-07 14:54:27 1.19MB verilog

1