在Cadence平台中，用Verilog-A产生正弦抖动的时钟。用于SerDes接收机抖动容限的仿真。
2023-03-09 22:47:15
10KB
1