实现了对图片的读取与图片缩放的功能
2021-06-23 18:04:05 368.5MB verilog modelsim
1
FPGA的VHDL实现 利用d 触发器和反相器时钟频率分频器,并用Modelsim仿真
2021-06-23 09:04:17 101KB FPGA VHDL D触发器 分频器
FPGA的VHDL实现 利用d 触发器和计数器的时钟频率分频器,并用Modelsim仿真
2021-06-23 09:04:17 158KB FPGA VHDL D触发器 分频器
设计一个支持以下 28 条指令的包含取指、译码(取操作数)、执行、访存、 写回五个工作周期的五级流水多周期 CPU。能够处理数据相关的冲突,能够处理 分支延迟。
2021-06-22 09:33:56 246KB mips cpu 仿真器
1
用于Modelsim学习研究,适用于当前所有版本的Modelsim进行和谐,已经测试过2019,2020,2021版本
2021-06-21 21:03:54 1.83MB Modelsim VHDL Verilog fpga
1
Modelsim官网各版本下载地址
2021-06-20 20:20:49 18KB Modelsim
1
ModelSim_SE_6.4a破解文件
2021-06-20 20:07:57 336KB Crack_ModelSim_SE_6.4a.rar
1
modelsim_win64_10.4_crack
2021-06-19 13:50:41 508KB modelsim 10.4破解
1
modelsim_10.1d.rar
2021-06-15 18:01:32 775.5MB modelsim
1
SDRAM读写控制的实现与Modelsim仿真
2021-06-13 20:36:16 2.07MB SDRAM Modelsim
1