一个用Verilog HDL语言所写的32位MIPS指令系统流水线CPU，内附详细的代码以及报告文档，还有运行结果截图。CPU实现了20余条常用指令。
2021-07-14 00:21:46
3.4MB
1
北航计组课设P5代码，已通过
请不要直接照搬，北航课设查重，一旦抄袭零分处理
1. 处理器应支持 MIPS-lite2 指令集。
MIPS-lite2={ addu, subu, ori, lw, sw, beq, lui, j, jal, jr, nop }
2. 处理器为流水线设计。
2021-07-13 11:25:58
19KB
1
包含西北工业大学计算机组成与设计实验课所需所有参考代码，流水线CPU，单周期CPU，能够实现J型，R型，I型指令
2021-07-12 21:04:20
3.46MB
mipsCPU
利用verilog硬件描述语言实现mips五级流水线CPU设计，并实现20条基本指令和其他高级指令，
2021-07-09 02:15:51
986KB
1
流水线技术是一种将每条指令分解为多步，并让各步操作重叠，从而实现几条指令并行处
理的技术。程序中的指令仍是一条条顺序执行，但可以预先取若干条指令，并在当前指令
尚未执行完时，提前启动后续指令的另一些操作步骤。这样显然可加速一段程序的运行过程。
2021-07-07 19:46:25
60KB
1