原资料:The Designer’s Guide to Verilog-AMS英文版,资源是翻译过的中文版
2023-03-07 10:33:05 7.44MB Verilog 模拟仿真 集成电路
1
ADC128S102芯片的SPI配置verilog代码
2023-03-07 09:22:05 5KB spi verilog
1
12864液晶的Verilog程序,已经运行过,但须自己编写rom调用,可以显示汉字等
2023-03-06 18:06:24 9KB 12864 Verilog
1
QPSK 算法仿真及编程 qpsk matalab verilog VHDL
2023-03-06 15:37:58 199B qpsk matalab verilog VHDL
1
可通过se选择是乘法器还是加法器,二者不能同时存在,只能实现其中一个功能,乘法器是基于booth算法的原理,实现64位数据运算
2023-03-06 12:24:36 79KB Verilog 加法器 乘法器 booth算法
1
通过计算单位时间内脉冲信号的个
2023-03-06 08:52:45 3KB 频率计
1
Matlab代码verilog NYU_NanoLab_GUI 在本自述文件中,我提供了此REPO的每个目录的简要介绍。 在Data_Analysis目录中,我上传了两个文件夹。 一个是以前的数据分析代码。 第二个是已经在我们的GUI中实现的当前版本。 两种版本均能正常工作,但是第二种版本具有更强大的功能,并且具有更详细的图解和信息。 对于想了解FSCV数据分析的主要算法的人,我建议首先阅读并理解以前的代码(我认为理解最终版本会很有用)。 功能更强大的数据分析代码在main18.m中运行,作为主文件,我们在其中称其为“ sub-selfmade-function”(我认为它看上去很整洁)。 所有“子自制功能”也都包含在同一文件夹中,并带有易于理解的注释。 Final GUI(一切都需要)文件夹包含主要的GUI代码,数据分析代码(我们将对此进行讨论),并且所有功能主要控制实时可视化。 用户可以直接研究这些文件,以了解GUI的基本知识及其工作方式。 主文件还提供了必要的注释,以便于理解。 Firmware文件夹包含verilog文件以及位文件(chip4_adc_cont.bit)。 我们
2023-03-05 13:23:31 30.51MB 系统开源
1
Verilog PID 源码,Quartus II V13.1 工程源码,
2023-03-03 11:34:47 3.24MB pid verilog quartz
1
基于verilog的LCD12864的显示器设计
2023-03-02 17:38:02 3.65MB LCD verilog FPGA
1
黑金教程Verilog概念篇
2023-03-01 16:00:20 21.38MB Verilog
1