ug908-vivado-programming-debugging.pdf

用MATLAB实现mif文件转换成coe文件，原创代码，非常实用！可以非常轻松加在到rom的ip核里面了！

本书涵盖了Vivado的四大主题：设计流程、时序约束、设计分析和Tcl脚本的使用，结合实例深入浅出地阐述了Vivado的使用方法，精心总结了Vivado在实际工程应用中的一些技巧和注意事项，既包含图形界面操作方式，也包含相应的Tcl命令。本书语言流畅，图文并茂。全书共包含405张图片、17个表格、172个Tcl脚本和39个HDL代码，同时，本书配有41个电子教学课件，为读者提供了直观而生动的资料。本书可供电子工程领域内的本科高年级学生和研究生学习参考，也可供FPGA工程师和自学者参考使用。

Verilog数字系统设计教程-总结.

大家从官网下载安装的时候关闭杀毒软件，安装成功之后在copy之后就可以了。

Tcl——Tool Command Language（读作tickle），诞生于80年代的加州大学伯克利分校，作为一种简单高效可移植性好的脚本语言，目前已经广泛应用在几乎所有的EDA工具中。在Xilinx最新的FPGA设计工具Vivado中，Tcl成为唯一支持的脚本。

vivado 2014.2 license 包含了bitstream的license ,我自己下载了网络上很多的license，有些ip核太少，有些不能生成bit文件。 这个license我是在包括有hdmi , vdma , iic ,clock wizard这些常用IP核心的工程中测试的，并且成功生成BIT文件。

==简介 这是一个演示项目，展示了如何使用vivado tcl脚本来完成所有操作。 此方法已在大小设计上进行了测试。 与在GUI中单击相比，TCL脚本是捕获编译流的更好方法。 有关如何使用使用IP Integrator的Zynq和Microblaze设计执行此操作的信息，请参阅我的其他博客文章。 ==文件 ./implement-包含用于将设计编译到芯片中的文件。 ./implement/ila_proj-一个小Vivado项目，用于与ILA系统内逻辑分析器进行交互。 ./sim-包含用于模拟设计一部分的文件。 ./source-包含源文件 ==如何使用这些脚本 获取Vivado TCL外壳。 在Linux中，您必须在Xilinx安装目录中找到一个名为“ settings64.sh”或类似名称的脚本，然后运行“ vivado -mode tcl”。 在Windows中，开始菜单中有

Xilinx UG908 Vivado Design Suite User Guide Programming and Debugging

19.3 for循环的循环边界是变量时处理方法 当循环边界是变量时会引发一些问题。首先 Vivado HLS 无法确定 loop latency 是多少， 进而就无法确定函数的 latency，此时相应的 latency 会用问号作为标记。 对于这种情况有 3 种处理方式：  用Tripcount指令  将循环边界的数据类型声明为ap_int（也可以使用ap_uint，但 是当循环变量是i—的时候会出问题，当减到负数后仍然会被识别为正 数）  在C代码中可以使用assert宏 （1）用 Tripcount 指令 图 19-12 使用 Tripcount 及其结果 Tripcount 指令会指定循环边界的最值，这样就把循环边界确定在一个范围内了， 在综合报告中各项参数就会以相应的范围来表示而不会出现问号了。Tripcount 指令只 会影响到综合报告的显示而不会影响到综合的 RTL 代码的结果。