搜索【移相器加法器】的结果

32位快速加法器源代码（Verilog）

32位超前进位快速加法器经过Isim仿真测试正确的32位超前加法器编写语言Verilog-HDL 基于zhaohongliang代码修改了其中部分有问题的模块

2019-12-21 21:14:38 4KB Verilog 加法器

1

Verilog实现4位带符号加法器，带有上益出和下溢出标志位，内含TestBench代码，可直接使用。代码简单修改即可宽展至任意位数的加法器。

2019-12-21 21:11:09 891KB Verilog

1

Multisim10实现的基于74LS181的8位加法器电路设计

本人设计的用Multisim10实现的基于74LS181的8位加法器电路设计，能实现加减并带有溢出指示，希望能帮到需要的同志。

2019-12-21 21:02:38 226KB 74LS181 加法器 Multisim

1

VHDL加法器和乘法阵列.zip

VHDL编制，包括加法器和乘法器，可直接运行，具体方法可查看我的相关博客，VHDL加法器和乘法阵列。

2019-12-21 20:54:06 16.99MB VHDL Quartus

1

90度宽带移相器

90°宽带移相器，基于渐近线结构，HFSS设计，具体参考论文Broadband Phase Shifter Using Loaded Transmission Line

2019-12-21 20:43:53 194KB HFSS设计 90°移相器 宽带

1

4Bit超前进位加法器门级电路设计与仿真

采用门级电路实现4位超前进位加法器，文档含有门级电路图设计，代码以及仿真截图

2019-12-21 20:40:28 147KB verilog

1

Android加法器

2019-12-21 20:35:08 1.37MB 加法器

1

quartus II 四位串行加法器VHDL和逻辑图

基于quartus II 实现的四位串行加法器内含VHDL和逻辑图以及激励波形文件（VWF）

2019-12-21 20:28:17 350KB quartus II VHDL

1

STM32 数字移相器（任意波形）

移向精度由系统延时函数的精确度决定。1khz的信号，一周期720个采样点，可精确到0.36度。本程序使用野火开发板开发。

2019-12-21 20:15:55 5.94MB STM32

1

大学EDA实验四位加法器和八位加法器

大学EDA实验，四位二进制加法器和八位二进制加法器

2019-12-21 20:15:50 350KB EDA 实验 加法器

1