Basys3_Screen_controllingby_VGA
2022-09-19 15:28:29 4.59MB VHDL
1
八音自动播放电子琴设计 vhdl源码,文件内有具体注释
2022-09-19 14:01:17 2KB vhdl电子琴 www.bayinhe.c 电子琴
内有多个用VHDL实现的元件代码,计数器,频率计,状态机等等,相信一定会对你有帮助的
2022-09-19 14:00:41 4.47MB components_vhdl frequency_meter 频率计_vhdl
4位数据比较器 通过VHDL语言设计出4位数据比较器,了解EDA对数字电路设计的效率和可靠性有极大地提高
一个介绍Verilog HDL的经典资料,觉得很有用,与大家共同享用。
2022-09-19 14:00:12 178KB golden verilog
如何用vhdl语言书写testbench文件,帮助你跟好的开发vhdl工程,并进行modelsim仿真测试
2022-09-17 13:21:32 13.77MB vhdl testbench
1
Fundamentals of Digital Logic with VHDL Design 3rd 英文原版 扫描
2022-09-15 20:36:16 12.16MB Digital Logic VHDL
1
Nucleo Board SPI example vhdl
2022-09-15 13:01:27 84KB y85e verilog vhdl zip
VGA显示 三个重叠方块位于屏幕中间 vhdl代码
2022-09-15 13:00:20 3.28MB fpag vhdl
定义状态变量 定义两个状态机变量:当前状态和次态,其中当前状态描述的是一组寄存器,而下状态描述的是组合逻辑。 例: signal current_state:state; signal next_state:state; 交通灯: signal current_state:color:=redgreen; signal next_state:color;
2022-09-14 22:46:02 791KB vhdl
1